Устройство для определения количества единиц в двоичном числе Советский патент 1983 года по МПК G06F5/02 

1

Изобретение относится к вычислительной технике и предназначено для подсчета количества единиц, содержащихся в двоичном числе.

Известно устройство для параллельного счета количества единиц (нулей) в двоичном числе, которое содержит последовательно соединенные группы сумматоров, число которых logon (празрядность входного кода ) и, кроме того, в каждой группе содержится по п (2k сумматоров с последовательным переносом (1 i k ) Cl .

Недостатком устройства является низкое быстродействие.

Наиболее близким по технической сущности к предлагаемому является устройство для преобразования кодов, содержащее в каждом разряде элементы И и ИЛИ, причем входы каждого разряда подключены к прямому и инверс ному входам данного разряда устройства соответственно, выходы i-ro разряда устройства (i 1,2,...,

и п, где п - число разрядов в кодо- v 8ОМ слове) подключены к входам (i +1)го устройства, выходы п-го разряда устройства подключены к одним из выходов устройства и к входам элементов ИЛИ, выходы которых подключены к другим выходам устройства X2 .

Недостатком известного, устройства является.невысокое быстродействие, определяемое количеством элементов, через которое входной сигнал проходит на выход ( для П 3 количество элементов, вносящих задержку - 5).

Целью изобретения является повышение быстродействия.

Поставленная цель достигается тем, что устройство для определения количества единиц в двоичном числе, содержащее элементы И и ИЛИ, содержит также элемент неравнозначности и дешифратор , причем каждый разряд устройства содержит восемь элементов И, .выходы которых соответственно под:ключены к входам элемента ИЛИ данного разряда устройства, выход которого подключен к выходной шине данного раз ряда устройства, первые входы элементов И каждого разряда устройства подключены к выходам дешифратора соответственно первый выход элемента неравнозначности подключен к вторым входам первого, второго, третьего и четвертого элементов И первого разряда устройства, вторые входы пятого, шестого, седьмого и восьмого элементов И которого подключены к второму выходу элемента неравнозначности, входы которого подключены к входам входных элементов И, ИЛИ и к первой и второй входным информационным шинам устройства соответственно, прямой выход входного элемента И подкл эчен к вторым входам первого элемента И второго разряда устройства и к вторым входам первого, второго и третьего элементов И третьего разряда устройства, инверсный выход входного элемента И подключен к вторым входам второго, третьего и четвертого элементов И второго разряда устройства, прямой выход входного элемента ИШ подключен к вторым входам пятого, шестого и седьмого элементов И второго разряда устройства и к второму входу четвертого элемента И третьего разряда устройства, второй инверсный выход входного элемента ИЛИ подключен к второму входу восьмого элемента И второго разряда устройства, вторые входы пятого, шестого, седьмого и восьмого элементов И третьего разряда подключены к шине нулевого потенциала устройства, третья, четвертая и пятая входные шины которого подклю чены к входам дешифратора соответственно. На чертеже приведена функциональная схема устройства для определения количества единиц в двоичном числе для п 5. Устройство содержит входную шину устройства, элемент 2 неравнозначнос ти, входной элемент И 3i входной эле мент ИЛИ,дешифратор 5,элементы И6, элементы ИШ 7, выходную шину .8 устройства. Устройство работает следующим о(разомНа дешифратор 5 поступают три мла ших разряда исходного числа. Дешифра тор преобразует двоичный код в позиционный и единичный потенциал, появяющийся на одном из его выходов, поступает на первые входы одноименных лементов И 6 каждого разряда. На первом выходе элемента 2 неравнозначности единичный потенциал появляется при неравенстве четвертого и пятого разрядов исходного кода, на втором выхо- . дё - при равенстве. Первые выходы входных элементов И и ИЛ1 соответствуют прямому значению выполняемой элементом функции, вторые - инверсному. Допустим, на входную шину 1 устройства поступило число 11,8 двоичном коде 01011. Три младших разряда поступают на дешифратор 5, единичный потенциал формируется на четвертом выходе (соответствующем числу 3) и поступает на первые входы четвертых элементов И 6 каждого разряда. Так как старшие разряды исходного числа не равны, то единичный потенциал формируется на первом выходе элемента 2 неравнозначности и через четвертый элемент И 6 и элемент ИЛИ 7 первого разряда проходит на выходную шину 8 первой разрядной группы. На второй вход элемента И 6 второго разряда поступает единичный потенциал с второго выхода элемента И 3 и, следовательно, на выходе элемента ИЛИ 7 второго разряда также присутствует единичный потенциал На втором входе элемента И 6 третьего разряда присутствует нулевой уровень с первого выхода элемента И 3 и, следовательно, на выходе этого разряда Также нулевой уровень. На выходной шине 3 устройства формируется двоичный код 011, соответствующий числу единиц в исходном коде, т.е. числу 3. Таким образом, данное устройство при определении количества единиц в двоичном числе при п 5 имеет преимущество по отношению к известному уст:ройству, поскольку при подсчете количества единиц в пятиразрядном коде информация в известном устройстве проходит через 9 логических элементов И, ИЛИ и составляет T, 9t3, время задержки одного элемента. При использовании микросхем серии 133 Т 198 не. В данном устройстве информация проходит через 3 логичес-. ких элемента, следовательно Т 2 3t 66 НС Особенно большой технико-экономический эффект может &йть при использовании стандартных мультиплексоров, например 133 КП 5. В этом случае максимальное время определения количества единиц в пятиразрядном двоичном числе составляет 36 не. |1ри построении схемы для большего числа Г) количество выходных разрядов поданного устройства определ 1ется по формуле т jeoqj nE , где Jet С обозначает наименьшее целое число, больш чем число элементов Н в разряде 2 Формула изобретения Устройство для определения количества единиц в двоичном числе, содержащее элементы ИиИЛИ,отличаю щ е я тем, что, с целью повышения быстродействия, в него введены элемент неравнозначности и. дешифратор, причем каждый разряд устройства содержит восемь элементов И, выходы которых соответственно подключены к входам элемента ИЛИ дан ного разряда устройства, выход которого подключен к выходной шине данно го разряда устройства, первые входы элементов И каждого разряда устройст ва подключены к выходам дешифратора соответственно, первый выход элемента неравнозначности, подключен к .вторым входам первого, второго, третьего и четвертого элементов И первого разряда устройства, вторые входы пятого, лестого, седьмогЬ и восьмого элементов И которого подключены к второму выходу элемента неравнозначности, входы которого подключены к входам входных элементов И, ЛЛИ и к первой и второй информационным входным шинам устройства соответственно, прямой выход входного элемента И подключен к вторым входам первого элёмента И второго разряда устройства и к вторым входам первого, второго и третьего элементов И третьего разряда устройства, инверсный выход входного элемента И подключен к вторым входам второго, третьего и четвертого элементов И второго разряда устройства, прямой выход входного элемента ИЛИ подключен к вторым входам пятого, местого и седьмого элементов И второго разряда устройства и к второму входу четвертого элемента И третьего разряда устройства, второй инверсный выход входного элемента ИЛИ подключен к второму входу- восьмого элемента И второго разряда устройства, вторые входы пятого, шестого, седьмого и восьмого элементов И третьего разряда подкл1)чены к шине нулевого потенциала устройства, третья, четвертая и пятая входные шины которого подключены к входам дешифратора соответственно. Источники информации, принятые во внимание при экспертизе 1,Авторское свидетельство СССР ff 781811, кл. G Об F 5/02, 1977. 2.Авторское свидетельство СССР ff 739522, кл, G Об F 5/02, 1976 (прототип).