Двоично-десятичный цифроаналоговый преобразователь Советский патент 1983 года по МПК H03K13/02 

(54) ДВОИЧНО-ДЕСЯТИЧНЫЙ ЦИФРОАНАЛОГОВЫЯ -ПРЕОБРАЗОВАТЕЛЬ

Цифроаналбговый преобразователь г предназначен для работы в вычислительных системах среднего быстродействия и- может- быть использован в . ядерной электронике и других областях науки и техники.. Известны дес5ятичные цифроаналоговые преобразователи, состояние из матрищд резисторов с ключами, источника эталонного напряженйя, дополнительных переключателей и и err очн и ков эталонных напрахсений изолированныз от общей шины tl.

Недостатком такого преобразователя является сложность конструкции изза: наличия изолированных источников напряжений.

Известен также двоично-десятичный цифроаналоговый преобразователь, содержащий трехдекадный статический регистр, три матрицы весовых резисторов с .ключами,. источник эталонногчэ напряжения и сумм{фующий усилитель с ре3 истором обратной связ и, через который выход суммирующего усилителя соединен со своим входом и тааходом первой матрицы весовых резисторов с KJno4aMH, управляющие цифровые входы которой подключены к выходам первой декады статического регистра, а ее

аналоговый вход соединен с выходогл источника эталонного напряжения и аналоговыми входами второй и третьей 5 матрицы весовых резисторов с ключами 2 .

Недостатками данного устройства являются ограниченная точность, обусловленная неидентичностью режимов |0 работы ключей в старших разрядгк матриц весовых резисторов с ключами и низкая технологичность устройства изза наличия ряда номиналов резисторов в матрице, значительно отличающихся по величине.

15

Цель изобретения - повышение точности и технологичности .устройства.

Поставленная цель достигается тем, что в двоично-десятичный цифроаналоговый преобразователь, содержащий

20 трехдекадный статический регистр, три матрицы весовых резисторов с ключами, источник эталонного напряжения и суммирующрй усилитель с резистором обратной связи, через который

75 выход суммирующего усилителя соединен со своим входом и выходом первой матрицы весовых резисторов с ключами, управляющие цифровые входа которой подключены к выходам первой де30кады статического регистра, а ее аналотовый вход соединен с выходом источника эталонного напряжения и аналоговыми входами второй и третьей матриц весовых резисторов с ключами введены генератор импульсов, десятич ный счетчик, две группы ключей, элемент И и фильтр нижних частот, приче генератор импульсов .соединен с входо десятичного счетчика, первый выход которого подключен к первому входу элемента И, а второй выход соединен с вторым входом элемента И и первым входом первой группы ключей, выход элемента И подключен к первым входам второй группы ключей, выходы второй третьей декад статического регистра соединены с входами первой и второй групп ключей соответственно, выход первой группы ключей подключен к управляющим цифровым входам второй матрицы весовых резисторов с ключами выход второй группы ключей соединен с управляющими входами третьей матри цы .с ключами, выход которой соединен с выходами первой и второй матриц ве совых резисторов с ключами и входом суммирующего усилителя, выход которо подключен через фильтр нижних частот к выходу устройства. На чертеже представлена структурная схема устройства. Первая (наиболее значащая) декада 1 статического регистра 2 соединена с первым - четвертым разрядами двоич ной матрицы весовых регистров с ключами 3, вторая декада 4 статического регистра 2 через первую группу ключей 5 подключена-к четвертому седьмому разрядам двоичной матрицы весовых регистровс ключами 6, а тре тья 7 (наименее значащая)декада статического регистра 2 соединена через вторую группу ключей 8 с седьмам-десятым разрядами двоичной матрицы весовых резисторов с ключами 9. Аналоговые входы матриц 3, 6 и 9 подклю чены к выходу источника 10 эталонного напряжения. Генератор 11 импульсов через первую декаду 12 десятично го счетчика 13 соединен с второй декадой счетчика 14. Инверсный выход 15 последнего триггера второй декады 4 десятичного счетчика 13 подключен к управляющему входу первой группы ключей 5, а инверсные выходал 15 и 16 последних триггеров первой 12 и второй 14 декад десятичного счетчика 13 через элемент И 17 с управляющими входами второй группы ключей 8. исходы всех разрядов.двоичных матриц весовых регистров с ключами 3, 6 и 9 через суммирующий усилитель 18 с резистором 19 обратной связи и фильтр 20 низких частот соединены с выходной клеммой 21, являющейся выходом всего преобразователя. Двоично-десятичный преобразователь работает следующим образом. Весовые значения разрядов трехдекадного десятичного преобразователя должны иметь следующие значения 100, 200, 400, 800 - в первой декаде 1, 10, 20, 40, 80 - во второй декаде 4 и 1, 2, 4, 8 - в третьей декаде 7. Поскольку используется десятичная матрица весовых резисторов с ключами, имеющая простую структуру R-2R, то совпадение весовых значений разрядов двоичных и десятичных кодов происходит только в первой декаде 1, которую можно подключить к первому - четвертому разрядам двоичной матрицы весо- вых резисторов с ключами 3 непосредственно. Если подключить вторую 4 и третью 9 декада статического регистра 2 к соответствующим разрядам двоичной матрицы весовых резисторов с ключами, без ключей,5 и 8, то весовые значения их разрядов примут значения: 100 200 400 800 . 100 8 второй 4 и ™, 200, 400, 800 бТ бТ Т4 третьей 7 декад. Для получения нужных весовых отнсяиений нужно значения второй декады умножить на 0,8, а третьей - на О,8к 0,,64. Это выполняется следующим образом. Генератор 1 запускает две последовательно включенные декады 12 и 14 десятичного счетчика 13. Инверсный выход 15 второй декады 14 подключен к управляющему входу первой группы ключей 5, в результате чего они открыты в течение восьми тактов счета второй декады, а в течение двух тактов закрыты, на четвертые-седькие разряды матрицы весовых резисторов с ключами 6 поступают нулевые значения кодов. Усредняясь на фильтре 20 посе суммирующего усилителя 18, весовые значения разрядов второй декады 4 уменьшаются в 0,8 раз и становятся авными 10, 20, .40 и 80. Аналогично при подключении первой группы ключей к элементу И 17 весовые значения разрядов третьей декады 7 уменьшаются в 0,64 раза и равны 1, 2, 4, 8. В предлагаемом преобразователе разряды двоичной весовой матрицы резисторов с ключами повторяются, например четвертый и седьмой, что не позволяет использовать одну готовую матрицу. Практически при сборке преобразователя для элементов 3 и 9 использовалась одна матрица, а для элемента 6 другая аналогичная двоичная матрица. При проверке макета преобразователя на основе элементов 252 и 155 серии при частоте генератора 1 МГц и граничной частоте двухзвенного

фильтра 100 Гц точность составила 0,04%.

Формула изобретения

Двоично-десятичный цифроаналоговый преобразователь, содержащий трехдекадный статический регистр, три матрицы весовых резисторов с ключами, источник эталонного напряжения и суммирующий усилитель с резистором Обратной связи, через который выход суммирующего усилителя соединен со своим входом и выходом первой мадри|ЦЫ весовых резисторов с ключами, управляющие цифровые входы которой подключены к выходам первой декадаи статического регистра, а ее аналоговый вход- соединен с виходом источника эталонного напряжения и аналогхэвыми входами.второй и третьей матриц весовых резисторов с ключами, отличающийся тем, что, с целью повышения его точности и техноло,гичности, в него введены, генератор импульсов, десятичный счетчик, две группы ключей, элемент И и фильтр нижних частот, причем генератор импульсов соединен с вхддом десятичного счетчика, первый выход которого подключен к первому входу элемента И а второй выход соединен с вторым входом элемента И и первым входом первой группы ключей, выход элемента И подключен к первым входам второй группы ключей, выходы второй и третьей декад статического регистра соединены с входами первой и второй групп Kjra4efl

соответственно, выход первой группы ключей подключен к управляющим цифровым входам второй матрицы весовых резисторов с ключами, выход второй группы ключей соединен с управляющими входами третьей матрицы с ключами, выход которой соединен с выходами первой и второй матриц весовых резисторов с ключами и входом суммируиедёго усилителя, выход которого подключен через фильтр нижних частот к выходу устройства.

Источники информации, принятые во внимание при экспертизе

№ 370718, кл. Н 03 К 13/02, 08.07.71..

2.Зангер Г. Электронные систены, Теория и применение, м,, Мир, 1980, с. 214-218 (прототип).