УСТРОЙСТВО ВЫДЕЛЕНИЯ ОРТОГОНАЛЬНЫХ СОСТАВЛЯЮЩИХ ГАРМОНИЧЕСКОГО НАПРЯЖЕНИЯ ИЗВЕСТНОЙ ЧАСТОТЫ Российский патент 1994 года по МПК G01R19/06 

Изобретение относится к электроизмерительной технике и может быть использовано, в частности, в устройствах релейной защиты, при измерительном преобразовании активной или реактивной мощностей промышленного тока в условиях апериодического электромагнитного переходного процесса в электроэнергетической системе.

Устройство выделения ортогональных составляющих гармонического напряжения можно осуществить численным интегрированием произведений сигнала на коэффициенты в виде синусоидальных напряжений на основе способа, приведенного в [1] .

Недостатком прототипа является относительно большая погрешность выделения ортогональных составляющих гармонического напряжения из его суммы с апериодической составляющей.

Целью изобретения является повышение точности выделения ортогональных составляющих напряжения, содержащего апериодическую составляющую.

Цель достигается тем, что в устройство выделения ортогональных составляющих гармонического напряжения известной частоты, содержащее два умножителя, аналого-цифровой преобразователь (АЦП), генератор импульсов (ГИ), элемент задержки, два накапливающих сумматора (интегратора), два регистра, введены счетчик импульсов, демультиплексор (DMS), три накапливающих сумматора (интегратора), два умножителя, четыре сумматора, устройство деления, причем выход генератора импульсов подключен к синхровходу АЦП, входу счетчика импульсов и информационному входу DMS, выход счетчика импульсов подключен к адресным входам DMS, выходы DMS подключены к синхровходам накапливающих сумматоров, информационные входы которых подключены к выходу АЦП, пятый выход DMS подключен к входу элемента задержки, выход которого подключен к входам сброса накапливающих сумматоров и к выходам регистров, выходы второго и четвертого накапливающих сумматоров подключены к входам первого сумматора, а выходы первого, второго и пятого накапливающих сумматоров подключены к входам третьего сумматора, выходы первого и второго сумматоров подключены к входам устройства деления, выход которого подключен к входам первого и второго умножителей, к другим входам которых подключены выходы первого и третьего сумматоров соответственно, выходы первого и второго умножителей подключены к входам четвертого и пятого cумматоров, к другим входам которых подключены выходы третьего и четвертого накапливающих cумматоров cоответcтвенно; выходы четвертого и пятого cумматоров cоответcтвенно подключены к входам третьего и четвертого умножителей их вход-ных сигналов на постоянный коэффициент k= 0,5 ω Т_и, где Т_и - время интегрирования первого, второго, третьего, четвертого и пятого накапливающих сумматоров, равное половине периода промышленного тока, при этом интервалы интегрирования сдвинуты относительно друг друга на значение времени, равное четверти периода промышленного тока, выходы третьего и четвертого умножителей подключены к другим входам первого и второго регистров соответственно.

На фиг. 1 изображена схема предлагаемого устройства.

Устройство состоит из ГИ1, АЦП2, счетчика 3 импульсов, DMS4, накапливающих сумматоров 5-9, элемента задержки 10, умножителей 11-14, сумматоров 15-19, элемента 20 деления, регистров 21, соединенных между собой.

Устройство работает следующим образом.

С выхода ГИ1 тактовые импульсы поступают на синхровход АЦП2, вход счетчика 3 и информационный вход DMS4. На информационный вход АЦП2 поступает напряжение (фиг. 2), и на его выходе выделяются цифровые значения U(nT₁) этого напряжения с интервалом дискретизации Т₁, поступающие на информационные входы накапливающих сумматоров 5-9. Тактовые импульсы, поступающие с выхода ГИ1 в интервалы времени 0-Ти, Т-Т+Т_и, 2Т-2Т+Т_и, 3Т-3Т+Т_и, 4Т-4Т+Т_и (фиг. 2) на информационный вход DMS4, проходят на выходы 1, 2, 3, 4, 5 соответственно в зависимости от адресного сигнала на адресном входе DMS4, поступающего с выхода счетчика 3. Сигналы с выходов 1, 2, 3, 4, 5 DMS4 поступают на синхровходы накапливающих сумматоров, которые позволяют записать сигналы, поступающие с выхода АЦП2, в накапливающих сумматорах 5, 6, 7, 8, 9 соответственно. Интегральные значения сигналов
U_и1= U(nT₁); U_и2= U(nT₁); U_и3= U(nT₁);
U_и4= U(nT₁); U_и5= U(nT₁), где r= Т_и/Т₁ - четный; r₁= T/T₁, с выходов накапливающих сумматоров 5, 6, 7, 8, 9 поступают на входы сумматора 16, сумматора 15, сумматоров 16, 17, 18, сумматоров 15, 19, сумматоров 16, 17 соответственно. Напряжение U_и2+ U_и4 c выхода сумматора 15 поступает на входы устройства 20 деления и умножителя 11. Напряжение U_и1+2U_и3+U_и5 (здесь слагаемое 2U_и3формируется сдвигом его в сторону старшего разряда) с выхода сумматора 16 поступает на вход устройства 20 деления, а напряжение U_и3+U_и5 с выхода сумматора 17 поступает на вход умножителя 12. Напряжение (U_и2+U_и4)/(U_и1+2U_и3+U_и5) с выхода устройства 20 деления поступает на входы умножителей 11, 12, с выходов которых напряжения (U_и2+U_и4)²/(U_и1+2U_и3+U_и5) и (U_и2+U_и4)(U_и3+U_и5) / (U_и1+2U_и3+U_и5) поступают на входы сумматоров 18, 19 соответственно. С выходов сумматоров 18, 19 напряжения (U_и2+U_и4)²/(U_и1+2U_и3+U_и5)-U_и3 и U_и4-(U_и2+U_и4)(U_и3+U_и5)/(U_и1+2U_и3+U_и5) поступают на входы умножителей 13, 14, на выходах которых выделяются напряжения U_mcosϕ_и1= 0,5ω Т_и[(U_и2+U_и4)²/(U_и1+2U_и3+U_и5)-U_и3] и U_msin ϕ_и1 = 0,5 ω T_и[U_и4-(U_и2+U_и4)х(U_и3+U_и5)/(U_и1+2U_и3+U_и5)] соответственно. Напряжения U_mcosϕ_и1 и U_msinϕ_и1 c выходов умножителей 13, 14 поступают на входы регистров 21, 22. На выходе элемента 10 задержки формируется импульсный сигнал, задержанный относительно последнего импульса на выходе 5 DMS4, причем значение времени задержки определяется временем протекания переходных процессов в сумматорах 15-19, умножителях 11-14, устройстве 20 деления. Выходной сигнал элемента 10 задержки записывает информацию U_mсos ϕ_и1, U_msin ϕ_и1, в регистры 21, 22 соответственно и одновременно сбрасывает значения, записанные в накапливающих сумматорах 5-9. Процесс повторяется.

Действие предлагаемого устройства основано на решении системы уравнений
представляющих интегралы напряжения U в виде суммы затухающей апериодической U_oe^-αt и гармонической U_msin( ωt+ ϕ_и1) составляющих, причем интегрирование производится за время T_и= 10 мс, а интервалы интегрирования Т_и для значений U_и1, U_и2, U_и3, U_и4, U_и5 сдвинуты относительно друг друга на интервал Т= 5 мс (фиг. 2). Решение системы уравнений (1) относительно ортогональных составляющих имеет вид
Очевидно, что выражения (2), являющиеся корнями системы уравнений (1), имеют мес-то практически при всех значениях параметров U_o, α , U_m, ϕ_и1.

Достоверность соотношений (2) подтверждена расчетами на программируемом микрокалькуляторе МК -61. Так, например, согласно прототипу при U_m1= U_o= 1 В, ϕ_и1 = = 1 рад. , Т₁= 1 мс, α = 200 с^-1приведенная погрешность измерения ортогональных составляющих U_msin ϕ_и1и U_mcos ϕ_и1 равна 32 и 51% , а при ϕ_и1= 3 рад. , Т₁= 1 мс, α = 50 с^-1 эти погрешности равны 15 и 100% соответственно. При использовании формул (2) погрешность вычислений отсутствует. При этом расчеты по предлагаемым формулам (1), (2) производились при наличии второй гармоники U_m2sin(2ωt+ϕ_и2) в напряжении u (фиг. 2), интегральное значение которой равно нулю при Т_и= 10 мс. (56) 1. Федосеев А. М. Релейная защита электроэнергетических систем. Релейная защита сетей: Учеб. пособие для Вузов. - М. : Энергоатомиздат, 1984, с. 520, с. 266-268.

Изобретение относится к области электроизмерений и может быть использовано при измерительном преобразовании активной и реактивной мощностей промышленного тока в условиях апериодического электромагнитного переходного процесса в электроэнергетической системе. Сущность изобретения: устройство выделения ортогональных составляющих гармонического напряжения известной частоты содержит генератор 1 импульсов, аналого-цифровой преобразователь 2, счетчик 3 импульсов, демультиплексор 4, пять накапливающих сумматоров 5 - 9, пять сумматоров 15 - 19, элемент 20 деления, четыре умножителя 11 - 14, два регистра 21, 22. 2 ил.

УСТРОЙСТВО ВЫДЕЛЕНИЯ ОРТОГОНАЛЬНЫХ СОСТАВЛЯЮЩИХ ГАРМОНИЧЕСКОГО НАПРЯЖЕНИЯ ИЗВЕСТНОЙ ЧАСТОТЫ из его суммы с апеpиодической составляющей, содеpжащее два умножителя, аналого-цифpовой пpеобpазователь, генеpатоp импульсов, элемент задеpжки, два накапливающих сумматоpа, два pегистpа, пpичем выход генеpатоpа импульсов соединен с синхpовходом аналого-цифpового пpеобpазователя, выход котоpого соединен с инфоpмационным входом пеpвого накапливающего сумматоpа, выход элемента задеpжки соединен с входами записи pегистpов, выходы пеpвого и втоpого pегистpов соединены с соответствующими выходами устpойства, отличающееся тем, что, в него введены счетчик импульсов, демультиплексоp, тpи накапливающих сумматоpа, два умножителя, пять сумматоpов, элемент деления, пpичем инфоpмационный вход аналого-цифpового пpеобpазователя соединен с входом устpойства, выход генеpатоpа импульсов соединен с инфоpмационным входом демультиплексоpа и входом счетчика импульсов, выход котоpого подключен к адpесным входам демультиплексоpа, с пеpвого по пятый выходы демультиплексоpа соединены с синхpовходами соответствующих накапливающих сумматоpов, инфоpмационные входы с втоpого по пятый накапливающих сумматоpов соединены с выходом аналого-цифpового пpеобpазователя, пятый выход демультиплексоpа соединен с входом элемента задеpжки, выход котоpого соединен с входами сбpоса накапливающих сумматоpов, выходы втоpого и четвеpтого накапливающих сумматоpов соединены с входами пеpвого сумматоpа, а выходы пеpвого, тpетьего и пятого накапливающих сумматоpов соединены с входами втоpого сумматоpа, выходы тpетьего и пятого накапливающих сумматоpов соединены с входами тpетьего сумматоpа, выходы пеpвого и втоpого сумматоpов соединены с входами элемента деления, выход котоpого соединен с пеpвыми входами пеpвого и втоpого умножителей, втоpые входы котоpых соединены с выходами пеpвого и тpетьего сумматоpов соответственно, выходы пеpвого и втоpого умножителей соединены с пеpвыми входами четвеpтого и пятого сумматоpов, втоpые входы котоpых соединены с выходами тpетьего и четвеpтого накапливающих сумматоpов соответственно, выходы четвеpтого и пятого сумматоpов соединены с входами тpетьего и четвеpтого умножителей соответственно, выходы котоpых соединены с инфоpмационными входами пеpвого и втоpого pегистpов соответственно.