УСТРОЙСТВО ДЛЯ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ Российский патент 1994 года по МПК H04L7/08 

Изобретение относится к технике электрической связи, в частности к устройствам для цикловой синхронизации, и может найти применение в цифровых системах коммутации.

Цель изобретения - сокращение времени поиска синхросигнала.

На фиг. 1 представлена структурная электрическая схема устройства для цикловой синхронизации; на фиг.2 - структурная электрическая схема анализатора совпадения сигналов.

Устройство для цикловой синхронизации содержит опознаватель 1 циклового синхросигнала, анализатор 2 совпадения сигнала, вход 3 устройства, блок 4 выделения тактовой частоты, распределитель 5 импульсов, выход 6 устройства, триггер 7, первый, второй и третий элементы И 8,9,10, элемент ИЛИ 11, регистр 12. Анализатор 2 совпадения сигнала содержит первый и второй триггеры 13, 14, резисторы 15, 16, диод 17, конденсатор 18.

Устройство реализует последовательный метод поиска циклового синхросигнала, так как осуществляет поочередный анализ принимаемого сигнала на каждой тактовой позиции, на которых заподозрено наличие синхросигнала. Однако время анализа одной тактовой позиции используется для предварительной проверки нескольких последующих позиций, что позволяет в несколько раз сократить количество анализируемых позиций и соответственно уменьшить время поиска синхронизма.

Из принимаемого по входу 3 сигнала блок 4 выделяет тактовую частоту. Распределитель 5, работая в режиме деления этой частоты, формирует импульс на одной из тактовых позиций за период циклового синхросигнала, который выводится на выход 6 устройства и в режиме установившегося синхронизма совпадает с позицией принимаемого синхросигнала, который выделяется опознавателем 1.

В режиме поиска импульс с шины 6 через элемент И 8, воздействуя на вход запрета счета, останавливает распределитель 5, который остается в таком положении, пока опознаватель 1 не фиксирует появление на входной шине 3 устройства сигнала, подобного синхросигналу. Выходной сигнал опознавателя 1 через элемент ИЛИ 11 запирает элемент И 8, разрешая распределителю 5 продолжать деление тактовой частоты. Таким образом, непрерывная работа распределителя 5 устанавливается только при совмещении его выходного импульса с позицией регулярно появляющегося сигнала на выходе опознавателя 1.

Регулярность появления этого сигнала на выбранной распределителем 5 тактовой позиции анализируется анализатором 2 совпадения сигналов, который подсчитывает число подтверждений и неподтверждений синхронизма.

Анализатор 2 совпадения сигналов работает следующим образом.

На вход D триггера 13 поступают отклики опознавателя 1 при появлении на шине 3 сигнала, подобного синхросигналу. При совпадении отклика с тактовым импульсом на входе С триггер 13 выдает на выход положительный импульс, затянутый на период тч, т.е. период повторения сигнала цикловой синхронизации. Выходные импульсы триггера 13 заряжают конденсатор 18 через резистор 16. При отсутствии импульсов конденсатор 18 разряжается через резисторы 15 и 16. При наличии синхронизма, когда импульсы на входе триггера 13 поступают регулярно, конденсатор 18 заряжается и при некотором пороговом значении напряжения на нем включает триггер 14, выходной сигнал которого (логическая "1") свидетельствует о наличии синхронизма. При сравнительно редких сбоях импульсов на входе 1 за счет помех конденсатор 18 разрядиться не успевает и выходной сигнал триггера 14 не меняется и поддерживает элемент И 8 в закрытом состоянии.

Таким образом, зафиксировав синхронизм, анализатор 2 совпадения сигналов выдает сигнал, запирающий элемент И 8 и запрещающий остановку распределителя 5 при случайных сбоях и в принимаемом сигнале.

Для уменьшения времени поиска синхросигнала в устройство введен дополнительный регистр 12, на информационный вход которого через элементы 11 и 9 подаются сигналы опознавателя 1. На тактовый вход регистра 12 поступает пачка импульсов, формируемая триггером 7 и элементом И 10. Триггер 7 включается импульсом на шине 6, определяющим положение первого импульса пачки, а сбрасывается дополнительным сигналом от распределителя, так что число импульсов в пачке равно емкости регистра. При этом в регистре 12 вписываются и за счет обратной связи через элемент ИЛИ 11 запоминаются в нем сигналы неподтверждения синхронизма на тактовых позициях, следующих за импульсом на шине 6. При поиске синхронизма выходной сигнал элемента ИЛИ 11 не запирает элемент И 8 и, следовательно, не запрещает остановку распределителя 5 не только при сигнале неподтверждения от опознавателя 1, но и в случае, если такое неподтверждение на данной тактовой позиции зафиксировано ранее регистром 12.

Обнуление регистра 12 производится с помощью элемента И 9 при фиксации синхронизма анализатором 2 совпадения сигналов на всех рабочих позициях регистра, а на позиции синхросигнала - импульсом на шине 6.

В режиме поиска при обнуленном регистре 12 вероятность остановки распределителя 5 на очередной тактовой позиции равна вероятности появления синхросигнала в принимаемом потоке. При однобитном синхросигнале вероятность остановки на каждой тактовой позиции равна 1/2. При работающем регистре вероятность остановки на первой позиции - 1/2, на второй 1/8, на третьей 1/32, и т.д. Поэтому использование сдвигового регистра на 8-16 разрядов уменьшает время поиска синхронизма в 5-10 раз.

Использование: в технике электрической связи, в частности в устройствах для цикловой синхронизации, а также в цифровых системах коммутации. Сущность изобретения: устройство содержит опознаватель 1 циклового синхросигнала, анализатор 2 совпадения сигнала, вход 3 устройства, блок 4 выделения тактовой частоты, распределитель 5 импульсов, выход 6 устройства, триггер 7, первый, второй и третий элементы И 8,9,10, элемент ИЛИ 11, регистр 12. Цель изобретения - сокрашение времени поиска синхросигнала. 2 ил.

УСТРОЙСТВО ДЛЯ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ, содержащее опознаватель циклового синхросигнала, вход которого соединен с входом блока выделения тактовой частоты и является входом устройства, а также анализатор совпадения сигналов и распределитель импульсов, первый выход которого подключен к тактовому входу анализатора совпадения сигналов и является выходом устройства, при этом выход опознавателя циклового синхросигнала подключен к информационному входу анализатора совпадения сигналов, отличающееся тем, что введены первый, второй и третий элементы И, триггер, регистр и элемент ИЛИ, к первому и второму входам которого подключены выходы соответственно опознавателя циклового синхросигнала и регистра, к информационному и тактовому входам которого подключены выходы соответственно второго и третьего элементов И, при этом выход анализатора совпадения сигналов подключен к первым входам первого и второго элементов И, к вторым входам которых, а также к первому входу триггера подключен первый выход распределителя импульсов, к входу остановки которого подключен выход первого элемента И, а второй выход распределителя импульсов подключен к второму входу триггера, выход которого и выход блока выделения тактовой частоты подключены соответственно к второму и первому входам третьего элемента И, причем выход элемента ИЛИ подключен к третьим входам первого и второго элементов И.