ЛИНЕЙНЫЙ ДЕШИФРАТОР Российский патент 1995 года по МПК G06F11/00 

Изобретение относится к вычислительной технике и может быть использовано при построении легкотекстируемых устройств.

Известен линейный дешифратор [1]
Недостатком дешифратора является большое время тестирования.

Известен пирамидальный дешифратор, который имеет проверяющий тест из пяти наборов [2]
Недостаток такого дешифратора сложность структуры.

Технический результат достигается тем, что дешифратор, содержащий К информационных входов, соединенных с К элементами НЕ, вход выборки и два входа управления, содержит К уровней мажоритарных элементов, по 2ⁱ в каждом i-ом уровне, вход выборки соединен с первыми входами мажоритарных элементов первого уровня, выходы мажоритарных элементов j-го уровня соединены с первыми входами пары мажоритарных элементов j+1-го уровня, i-й информационный вход соединен с вторыми входами четных номеров мажоритарных элементов i-го уровня, выход i-го элемента НЕ соединен с вторыми входами нечетных номеров мажоритарных элементов i-го уровня, первый вход управления соединен с третьими входами нечетных номеров, а второй вход управления с третьими входами четных номеров мажоритарных элементов всех уровней, выходы мажоритарных элементов последнего уровня соединены с выходами линейного дешифратора.

На чертеже приведена функциональная схема линейного дешифратора для разрядности дешифрируемого слова К=3. Обозначения: выход выборки С_S-1, инфор- мационные входы Х1, Х2, Х3 2i, управляющие входы U1, U2 3 и 4, элементы НЕ 5i, мажоритарные элементы 6, выходы 7.

Дешифратор имеет два режима работы основной и тестовый. В основном режиме на входы 3 и 4 управления подается код0,0} а на информационные входы 5i дешифрируемое слово. С выходов 7 снимается унитарный код.

В тестовом режиме на информационные входы Х_i дешифратора подаются всего две комбинации: все нули или все единицы. На входы управления линейным дешифратором (U1, U2) подается тест, состоящий из четырех комбинаций и являющийся полным в классе одиночных конструктивных неисправностей. Проверяющий тест приведен в таблице.

Таким образом, предлагаемый линейный дешифратор вместо двух элементов равнозначностью на каждый информационный вход имеет один инвертор, что значительно упрощает его структуру.

Изобретение относится к вычислительной технике и может быть использовано при построении легкотестируемых устройств. Линейный дешифратор содержит вход 1 выборки, информационные входы 2 i, управляющие входы 3 и 4, K элементов НЕ 5, K уровней мажоритарных элементов 6 и выходы 7, соединенные между собой функционально. 1 ил., 1 табл.

ЛИНЕЙНЫЙ ДЕШИФРАТОР, содержащий K уровней узлов дешифрации (K - разрядность информационного входа дешифратора) отличающийся тем, что в него введено K элементов НЕ, а каждый узел дешифрации выполнен в виде мажоритарного элемента, каждый уровень дешифрации содержит 2ⁱ мажоритарных элементов вход выборки дешифратора соединен с первыми входами первого и второго мажоритарных элементов первого уровня, выход каждого мажоритарного элемента i-го уровня соединен с первыми входами пары мажоритарных элементов (i + 1)-го уровня, выходы мажоритарных элементов k-го уровня являются выходами дешифратора, информационные входы которого соединены с входами элементов НЕ и соответственно с вторыми входами четных мажоритарных элементов уровней с первого по k-й, вторые входы нечетных мажоритарных элементов которых соединены соответственно с выходами элементов НЕ, третьи входы нечетных мажоритарных элементов всех уровней соединены с первым управляющим входом дешифратора, второй управляющий вход которого соединен с третьими входами четных мажоритарных элементов всех уровней.