Пирамидальный дешифратор Советский патент 1992 года по МПК G06F11/00 

С/)

С

Изобретение относится к вычислительной технике и может быть использовано при построении легко тестируемых устройств. Цель изобретения - сокращение времени диагностики пирамидального дешифратора. Пирамидальный дешифратор строится на основе двухвходовых узлов дешифрации, каждый из которых содержит две группы элементов равнозначности и четыре группы мажоритарных элементов. С помощью четырехразрядного входа задания режима работы узла дешифрации осуществляется тестирование узла дешифрации. Этот тест применим и к пирамидальному дешифратору, построенному многоуровневым способом из узлов дешифрации. 1 табл, 2 ил.

Изобретение относится к вычислительной технике и может быть использовано при построении легкотестируемых цифровых устройств.

Целью изобретения является сокращение времени диагностики пирамидального дешифратора.

На фиг. 1 приведена функциональная схема узла дешифрации с разрядностью информационного входа на фиг. 2 приведена функциональная схема пирамидального дешифратора с разрядностью информационного входа и числом уровней .

Узел дешифрации содержит разряды 1, 2 информационного входа узла дешифрации, разряды 3-6 входа задания режима работы узла дешифрации (Ui-lM), выходы 7-10 узла дешифрации, группы 11, 12 элементов равнозначности, группы 13-16 мажоритарных элементов.

Пирамидальный дешифратор содержит два уровня узлов 17 дешифрации.

Пирамидальный дешифратор работает следующим образом.

Пирамидальный дешифратор имеет два режима работы - основной и тестовый,

В основном режиме на разряды 3-6 входа задания режима работы пирамидального дешифратора () поступает комбинация 0110. При зтом первые группы 11 элементов равнозначности всех узлов 17 дешифрации выполняют функции инверторов, а вторые группы 12 элементов равнозначности - функцию повторителей.

Мажоритарные элементы групп 13-16уз- ла 17 дешифрации первого уровня реализуют функции конституент единицы, единичный сигнал с выхода узла 17 дешифрации первого уровня, поступая на разряд 5 входа задания режима работы соответствующего узла 17 дешифрации второго уровня, разрешает его

VI N3 -Ч

ГО CJ

работу. Нулевой сигнал с выхода узла 17 дешифрации первого уровня блокирует работу соответствующего узла 17 дешифрации второго уровня.

На информационный вход (разряды AI- А/) пирамидального дешифратора в основном режиме подается дешифрируемое слово.

В тестовом режиме на информационный вход пирамидального дешифратора (разряды А1-А4) подаются всего две комбинации: все нули или все единицы. На вход задания режима работы пирамидального дешифратора (разряды Ui-U/i) подается тест, состоящий из пяти комбинаций и являющийся полным в классе одиночных кон-- стантных неисправностей.

Задание режимов работы сведено в таблицу.

Таким образом , пирамидальный дешифратор имеет полный проверяющий тест, состоящий из пяти наборов, при этом разрядность входа задания режима работы и состав теста не зависят от разрядности дешифрируемого слова.

Формула изобре тения

Пирамидальный дешифратор, содержащий К уровней узлов дешифрации (, где

N - разрядность дешифрируемого числа, п - разрядность информационного входа узла дешифрации, причем j-й разряд информационного входа узла дешифрации первого уровня подключен к j-му разряду информационного входа пирамидального дешифратора, j-й разряд информационного входа каждого узла дешифрации 1-го уровня, подключен к п(Ы) раз ряду информационного входа пирамидального дешифратора (1 : j п, 2 1 К), выходы узлов дешифрации последнего уровня подключены к соответствующим разрядам информационного выхода пирамидального дешифратора, о т- личающийся тем, что, с целью сокращения времени диагностики пирамидального дешифратора, каждый узел дешифрации содержит две группы элементов равнозначности и групп мажоритарных элементов по п элементов в каждой, причем в каждом

узле дешифрации первые входы j-x элементов равнозначности первой и второй групп подключены к J-y разряду информационного входа узла дешифрации, вторые входы элементов равнозначности первой группы подключены к первому разряду входа задания режима работы узла дешифрации, вторые входы элементов равнозначности второй группы подключены к второму разряду входа задания режима работы узла дешифрации, выходы элементов равнозначности первой и второй групп подключены к первым входам мажоритарных элементов каждой из групп, формируя конституенты

единиц с нулевого по (2п-1)-й наборы, вторые входы первых мажоритарных элементов всех групп подключены к третьему разряду входа задания режима работы узла дешифрации, выход каждого мажоритарного элемента группы, кроме последнего, соединен со вторым входом последующего мажоритарного элемента группы, выходы последних мажоритарных элементов всех групп подключены к соответствующим разрядам информационного выхода узла дешифрации, третьи входы всех мажоритарных элементов всех групп подключены к четвертому разряду входа задания режима работы узла дешифрации, вход задания режима работы узла дешифрации первого уровня подключен к входу задания режима работы пирамидального дешифратора, первый и второй разряды входы задания режима работы узлов дешифрации всех уровней,начиная со второго, подключены соответственно к первому и второму разрядам входа задания режима работы пирамидального дешифратора, каждый 1-й разряд информационного выхода m-ro узла дешифрации Р-ro уровня

соединен с третьим разрядом входа задания режима работы l+2n(m-1)-ro узла дешифрации (Р+ 1)-го уровня (1 2П m 2n/P-iA -| р к-1), четвертые разряды входа задания режима работы узлов дешифрации всех уровней, начиная со второго, подключены к четвертому разряду входа задания режима работы пирамидального дешифратора.

фиг.1

Фиг. 2