ДВУХПРОВОДНАЯ ДУПЛЕКСНАЯ ЦИФРОВАЯ СИСТЕМА ПЕРЕДАЧИ С ВРЕМЕННЫМ РАЗДЕЛЕНИЕМ Российский патент 1995 года по МПК H04L5/14 H04J3/06 

Изобретение относится к электросвязи и может быть применено для организации двухпроводных цифровых дуплексных абонентских линий при сохранении телефонной связи в тональном частотном диапазоне.

Цель повышение помехоустойчивости.

На фиг.1 представлена структурная электрическая схема двухпроводной дуплексной системы передачи с временным разделением; на фиг.2 структурная схема блока тактовой синхронизации; на фиг.3 структурная схема блока анализа.

Двухпроводная дуплексная цифровая система передачи с временным разделением содержит скремблер 1, блок 2 буферной памяти передачи, кодер 3, фильтр 4 верхних частот передачи, усилитель 5 передачи, первый и второй ключи 6,7, блок 8 автоматической регулировки усиления, переменный корректор 9, корректирующий усилитель 10, фильтр 11 верхних частот приема, блок 12 принятия решения, декодер 13, блок 14 буферной памяти приема, дескремблер 15, задающий генератор 16, блок 17 формирования частот передачи, блок 18 формирования частот приема, блок 19 тактовой синхронизации, блок 20 пакетной синхронизации, блок 21 анализа, третий и четвертый ключи 22,23, балансный контур 24, согласующий трансформатор 25, фильтр 26 нижних частот.

Блок 19 тактовой синхронизации содержит определитель 27 знака, первый и второй элементы задержки 28,29, дешифратор 30, перемножитель 31, трехстабильный ключ 32, пропорционально-интегрирующий фильтр 33, генератор 34, управляемый напряжением, интегратор 35. Блок 21 анализа содержит определитель 36 знака, первый, второй, третий и четвертый элементы задержки 37-40, дешифратор 41, перемножитель 42, трехстабильный ключ 43, интегратор 44.

Двухпроводная дуплексная цифровая система передачи с временным разделением работает следующим образом.

Сигнал дискретной информации поступает на вход скремблера 1 первой станции. Скремблер служит для формирования псевдослучайной структуры сигнала, что дает возможность устойчивой работы адаптивных узлов системы.

Скремблер 1 реализован в виде самосинхронизирующего устройства с образующим полиномом, например, 1 + х^-3 + х^-20.

Сигнал с выхода скремблера 1 поступает на первый вход блока 2 буферной памяти передачи, который служит для формирования пакетов передачи. Структура пакета передачи, содержит 256 информационных битов и 4 бита для синхросигнала пакетной синхронизации. Поступающая скремблированная информация в блоке 2 буферной памяти передачи записывается с информационной скоростью 64 кбит/с и считывается с линейной скоростью 144 кбит/с. Следовательно, временная длительность цикла передачи пакетов составляет Т_ц 4 мс, что соответствует 576 тактовым (битовым) интервалам времени.

Управление процессом записи и считывания производится сигналами, поступающими на второй вход блока 2 буферной памяти передачи с первого выхода блока 17 формирования частот передачи. В свою очередь сетка частот, требуемая для управления работой узлами системы, формируется блоком 17 формирования частот передачи из основной частоты задающего генератора 16 f_зг 3456 кГц.

С выхода блока 2 буферной памяти передачи сигнал поступает на вход кодера 3, который преобразует информационный скремблированный сигнал в линейный код по закону биимпульсного относительного сигнала. Относительный биимпульсный код выбран в качестве линейного исходя из соображений совместимости канала цифровой передачи и телефонного канала.

Сигнал с выхода кодера 3 поступает на вход фильтра 4 верхних частот передачи, который служит для подавления низкочастотных составляющих спектра биимпульсного сигнала с целью устранения влияния цифрового канала на телефонный канал.

С выхода фильтра 4 верхних частот передачи сигнал через усилитель 5 передачи, который устанавливает требуемую амплитуду сигнала на входе линии (от 1 до 3В), поступает на первый вход первого ключа 6. Ключи 6 и 7 служат для временного разделения направлений передачи и приема. Управление работой ключей осуществляется сигналами, поступающими на их вторые входы с выходов блока 17 формирования частот передачи. В течение временного интервала передачи t₁.t₄ ключ 6 открыт, а остальные ключи закрыты. Сигнал с выхода ключа 6, пройдя через согласующий трансформатор 25, поступает на вход двухпроводной линии. По окончании передачи пакета в момент t₄ ключ 6 закрывается, а ключи 22 и 23 открываются и остаются открытыми в течение шести тактовых интервалов времени до момента t₆. Ключи 22 и 23 совместно с балансным контуром 24 служат для устранения влияния пакета передачи на принимаемый сигнал путем уменьшения мощности отраженного сигнала, который возникает из-за неполной согласованности по входным сопротивлениям аппаратуры с кабельной линией. Балансный контур 24 представляет собой последовательный RC-контур.

В момент времени t₆, когда ключи 22 и 23 закрываются, открывается ключ 7 и остается открытым до окончания цикла, т.е. до следующего открытия ключа 6. Открытое состояние ключа 7 означает, что первая станция готова к приему пакета, переданного от второй (противоположной) станции.

Принимаемый сигнал, прошедший двухпроводную линию и искаженный вследствие неравномерности частотных характеристик кабеля, поступает через согласующий трансформатор 25 на вход ключа 7 второй (противоположной) станции. Через открытый ключ 7 сигнал поступает на вход блока автоматической регулировки усиления 8, где производится частичная компенсация плоского затухания двухпроводной линии. Далее усиленный сигнал поступает на первый вход переменного корректора 9, который совместно с корректирующим усилителем 10 служит для формирования требуемого спектра сигнала на входе блока 12 принятия решения и требуемого (например, гауссовского) отклика цифрового тракта. С учетом этого аналитический сигнал на выходе корректирующего усилителя на интервале времени t от nT до (n+1)T можно представить в виде аддитивной смеси полезного сигнала и гауссовской помехи
x(t)m_n+i(t-jT+τ)g^ном(t-(i+j)T+τ)+ζ(t), (1)
где m_n 1; + 1} передаваемые информационные символы; кодирование по закону относительного биимпульсного кода; g^ном(t) номинальная составляющая импульсного отклика линейного тракта; (t) переменная составляющая импульсного отклика линейного тракта; L_n длительность межсимвольной интерференции; ζ (t) флуктуационный гауссовский шум; τ неизвестная задержка сигнала.

Следовательно, переменный корректор 9 служит для подавления всех отсчетов переменной составляющей (t) импульсного отклика, кроме основного. С этой целью производится подстройка частотной характеристики переменного корректора 9 при отклонениях характеристик кабельной линии от номинальных значений. Это достигается путем подачи на второй вход переменного корректора 9 управляющего сигнала с выхода блока 21 анализа.

Корректирующий усилитель 10 настроен на номинальную длину кабельной линии и служит для формирования номинальной составляющей g^ном(t) импульсного отклика тракта, например гауссовской формы. С выхода корректирующего усилителя 10 откорректированный сигнал поступает на вход фильтра 11 верхних частот приема, предназначенного для подавления низкочастотных помех (до 4,3 кГц) с целью устранения влияния телефонного канала на канал цифровой передачи.

Сигнал x(t) с выхода фильтра 11 верхних частот приема поступает одновременно на вторые входы блока 19 тактовой синхронизации и блока 21 анализа, а также на вход блока 12 принятия решения, где производится оценка принимаемых символов m*n

1; + 1} Далее сигнал через декодер 13 поступает на первый вход блока 14 буферной памяти приема. С другой стороны, сигнал с выхода блока 12 принятия решения поступает на первые входы блока 19 тактовой синхронизации, блока 20 пакетной синхронизации и блока 21 анализа. Блок 21 анализа формирует сигнал управления, который подается на второй вход переменного корректора 9.

В блоке 19 тактовой синхронизации производится отслеживание неизвестной задержки τ сигнала и устанавливаются отсчетные (тактовые) моменты времени принятия решения. Сигнал с тактовой частотой с выхода блока 19 тактовой синхронизации поступает на вторые входы блока 20 пакетной синхронизации и блока 18 формирования частот приема. В блоке пакетной синхронизации производится опознавание синхрогруппы в пакете приема. В случае обнаружения синхрогруппы с выхода блока 20 пакетной синхронизации на первый вход блока 18 формирования частот приема поступает соответствующая команда. По этой команде блок 18 формирования частот приема через первый выход посылает к второму входу блока 14 буферной памяти приема сигнал, разрешающий запись в оперативную память информации, которая поступает на первый вход этого блока. Запись производится с линейной скоростью 144 кбит/с, а считывается на выход блока 14 буферной памяти с информационной скоростью 64 кбит/с. По каждой команде разрешения записи в оперативную память блока 14 буферной памяти приема записываются только 256 бит информации, после чего блок 14 буферной памяти переходит в режим "ожидания" до следующего обнаружения блоком пакетной синхронизации 20 синхрогруппы.

С выхода блока 14 буферной памяти поток данных через дескремблер 15, который выполняет функцию, обратную скремблированию, поступает на информационный выход второй станции.

Передача пакетов информации в обратном направлении от второй станции к первой станции происходит аналогично. Однако на второй станции начало передачи пакета определяется по команде, поступающей с второго выхода блока 18 формирования частот приема на второй вход блока 17 формирования частот передачи. Эта команда подается через 28 тактовых интервалов, т.е. через 0,2 мс после окончания записи, в блок 14 буферной памяти приема второй станции 256 битов информации. Это время 0,2 мс требуется для обеспечения достаточного защитного интервала между пакетами передачи и приема первой станции.

Таким образом, происходит обмен пакетами информации между станциями с линейной скоростью 144 кбит/с.

Блок 19 тактовой синхронизации служит для слежения за неизвестной задержкой τ сигнала x(t) с целью формирования последовательности импульсов с тактовой частотой. Оценка задержки сигнала производится согласно знаковому алгоритму в отсчетные nT моменты времени
Δ₁τ _n^* K_осSign(x_n+1/2).D[m_n^*, m_n+1^*] (2) где Т тактовый интервал времени;
Δ₁ оператор первой разности;
К_ос коэффициент в цепи обратной связи;
Sign(˙) знак функции (˙);
D(˙) ключевая функция, принимающая одно из трех значений (0,1, 1), причем
D(·) - (3)
В соответствии с указанным алгоритмом оценки на первый вход первого блока 19 тактовой синхронизации поступают сигналы с выхода блока 12 принятия решения, а на второй вход сигнал x(t) с выхода фильтра верхних частот приема 11.

На первый вход дешифратора 30 поступает сигнал m_n+1^*непосредственно с первого входа блока 19 тактовой синхронизации, а на второй вход сигнал m_n^* с выхода второго элемента задержки, который производит задержку на один такт Т. Дешифратор 30 определяет комбинацию входных сигналов, удовлетворяющих условиям (3). Сигнал (0,1 или 1) с выхода дешифратора 30 поступает на второй вход перемножителя 31.

В определителе 27 знака определяется знак входящего на первый вход сигнала x(t) в моменты стробирования n + T Стробирующие сигналы поступают на второй вход первого блока 27 определения знака с выхода генератора 34, управляемого напряжением, через инвертор 35.

Сигнал с вывода определителя 27 знака через первый элемент задержки 28, с помощью которого производится задержка на полтакта 0,5Т, поступает на первый вход перемножителя 31. Выходной сигнал перемножителя 31 осуществляет управление первым трехстабильным ключом 32, коммутирующим высокий и низкий потенциалы в зависимости от знака входного сигнала.

Сигнал с выхода первого трехстабильного ключа 32 поступает на вход пропорционально-интегрирующего фильтра 33, который формирует сигнал управления генератором 34. Таким образом, производится подстройка частоты и фазы выходной последовательности импульсов в блоке 19 тактовой синхронизации.

Блок 21 анализа служит для формирования сигнала управления переменным корректором 9.

Формирование сигнала управления сигнала оценки неизвестной переменной составляющей g ≈ (t) импульсного отклика цифрового тракта производится согласно следующему алгоритму (см.ТЭО).

Δ₁g_o,n^≈* K_осSign(x_n+3/2)˙D[m_n^*, m_n+1^*, m_n+2^*, m_n+3^*]
(4) где D(˙) ключевая функция, определяемая как
D(·) -; (5)
В соответствии с алгоритмом (4) оценки g ≈* (t) на первый вход блока 21 анализа поступают сигналы m_n^* с выхода блока 12 принятия решения, а на второй вход сигнал x(t) с выхода фильтра 11 верхних частот приема.

На первый вход дешифратора 41 поступает сигнал m_n+3^*непосредственно с первого входа блока 21 анализа, а на второй, третий и четвертый входы дешифратора 41 подаются сигналы m_n+2^*, m_n+1^*, m_n^* с выходов последовательно соединенных второго 38, третьего 39, четвертого 40 элементов задержки, каждый из которых производит задержку на один такт Т. Дешифратор 41 определяет комбинацию входных сигналов, удовлетворяющих условиям (5). Сигнал с выхода второго дешифратора (0, 1 или 1) поступает на второй вход перемножителя 42.

В определителе 36 знака определяется знак сигнала x(t) в моменты времени t (n + )Т. Сигнал с выхода определителя 36 знака через первый элемент задержки 37, где производится задержка на интервал (- TT), поступает на первый вход перемножителя 42. Выходной сигнал перемножителя 42 осуществляет управление вторым трехстабильным ключом 43, коммутирующим высокий и низкий потенциал в зависимости от знака входного сигнала. Сигнал с выхода ключа 43 поступает на вход интегратора 44, где производится выделение постоянной составляющей сигнала управления, воздействующий на регулируемый элемент переменного корректора 9.

Дуплексный цифровой канал организован в надтональной области частот. При этом низкочастотный телефонный канал сохраняется в области до 3,4 кГц. Выделение телефонного канала производится с помощью фильтра 26 нижних частот, который служит для устранения взаимного влияния телефонного и цифрового каналов.

Использование: в электросвязи для организации двухпроводных цифровых дуплексных абонентских линий при сохранении телефонной связи в тональном частотном диапазоне. Сущность изобретения: двухпроводная дуплексная цифровая система передачи с временным разделением содержит скремблер, блок буферной памяти передачи, кодер, фильтр верхних частот передачи, усилитель передачи, первый, второй, третий, четвертый ключи, блок автоматической регулировки усиления, переменный корректор, корректирующий усилитель, фильтр верхних частот приема, блок принятия решения, декодер, блок буферной памяти, десклемблер, задающий генератор, блок формирования частот передачи, блок формирования частот приема, блок тактовой синхронизации, блок пакетной синхронизации, блок анализа, балансный контур, согласующий трансформатор, фильтр нижних частот. Устройство обеспечивает повышение помехоустойчивости за счет уменьшения переходной помехи между направлениями передачи и приема, уменьшение дисперсии фазовой ошибки, а также позволяет увеличить точность коррекции межсимвольных искажений. 2 з.п. ф-лы, 3 ил.

1. ДВУХПРОВОДНАЯ ДУПЛЕКСНАЯ ЦИФРОВАЯ СИСТЕМА ПЕРЕДАЧИ С ВРЕМЕННЫМ РАЗДЕЛЕНИЕМ, содержащая блоки буферной памяти передачи, блок буферной памяти приема, четыре ключа, отличающаяся тем, что, с целью повышения помехоустойчивости, введены скремблер, дескремблер, блок формирования частот передачи, блок формирования частот приема, задающий генератор, блок пакетной синхронизации, блок тактовой синхронизации, последовательно соединенные кодер, фильтр верхних частот передачи и усилитель передачи, а также блок анализа, балансный контур, фильтр нижних частот, согласующий контур, согласующий трансформатор и последовательно соединенные блок автоматической регулировки усиления, переменный корректор, корректирующий усилитель, фильтр верхних частот приема, блок принятия решения и декодер, выход которого и первый выход блока формирования частот приема подключены соответственно к первому и второму входам блока буферной памяти приема, выход которого подключен к входу дескремблера, выход которого является информационным выходом системы, при этом выход задающего генератора и второй выход блока формирования частот приема подключены соответственно к первому и второму входам блока формирования частот передачи, первый выход которого подключен к второму входу блока буферной памяти передачи, к первому входу которого подключен выход скремблера, вход которого является информационным входом системы, а выход блока буферной памяти передачи подключен к входу кодера, причем выход усилителя передачи и второй выход блока формирования частот передачи подсоединены соответственно к первому и второму входам первого ключа, выход которого соединен с первым входом третьего ключа и первым выводом первичной обмотки согласующего трансформатора, второй вывод первичной обмотки которого соединен с первыми входами второго и четвертого ключей, а средний вывод первичной обмотки согласующего трансформатора соединен с входом балансного контура, выход которого, а также выходы третьего и четвертого ключей соединены с общей шиной, при этом третий выход блока формирования частот передачи подсоединен к второму входу второго ключа, выход которого подсоединен к выходу блока автоматической регулировки, а четвертый выход блока формирования частот передачи подключен к вторым входам третьего и четвертого ключей, причем выход блока принятия решения подключен к первым входам блока тактовой синхронизации, блока пакетной синхронизации и блока анализа, выход которого подключен к второму входу переменного корректора, а выходы фильтра верхних частот приема подключены к вторым входам блока анализа и блока тактовой синхронизации, выход которой подключен к вторым входам блока формирования частот приема и блока пакетной синхронизации, выход которого подключен к первому входу блока формирования частот приема, при этом выводы вторичной обмотки согласующего трансформатора являются входами двухпроводной линии и подсоединены к входам фильтра нижних частот, выходы которого являются входами телефонного канала. 2. Система по п. 1, отличающаяся тем, что блок тактовой синхронизации содержит определитель знака, первый и второй элементы задержки, дешифратор, интегратор и последовательно соединенные перемножитель, трехстабильный ключ, пропорционально-интегрирующий фильтр и генератор, управляемый напряжением, выход которого является выходом блока тактовой синхронизации, первым и вторым входами которого являются соответственно первый вход определителя знака и вход второго элемента задержки, соединенный с первым входом дешифратора, к второму входу которого подключен выход второго элемента задержки, при этом выход генератора, управляемого напряжением, через инвертор подключен к второму входу определителя знака, выход которого через первый элемент задержки подключен к первому входу перемножителя, к второму входу которого подключен выход дешифратора. 3. Система по п.1, отличающаяся тем, что блок анализа содержит определитель знака, вход которого является вторым входом блока анализа, а выход определителя знака через первый элемент задержки подключен к первому входу перемножителя, выход которого через трехстабильный ключ подсоединен к входу интегратора, выход которого является выходом блока анализа, а также дешифратор и последовательно соединенные второй, третий и четвертый элементы задержки, при этом вход второго элемента задержки является первым входом блока анализа и соединен с первым входом дешифратора, к второму, третьему и четвертому входам которого подключены выходы соответственно второго, третьего и четвертого элементов задержки, а выход дешифратора подключен к второму входу перемножителя.