УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧИСЕЛ В ПОЗИЦИОННОМ КОДЕ Российский патент 1996 года по МПК G06F7/52 

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и специализированных цифровых вычислительных устройствах на цифровых интегральных микросхемах.

Известно устройство умножения, содержащее регистр множимого и регистр множителя. Множимое и множитель представляют числами в цифровом двоичном коде и используют параллельную передачу разрядов чисел по шинам данных и схему устройства умножения для параллельных чисел. Такое техническое решение в принципе не обеспечивает работу в реальном масштабе времени, так как выполнение умножения требует определенного времени, в течение которого множимое и множитель должны сохранять свое значение.

Этого можно избежать, если сместить все значения множимого и множителя в область положительных значений и перейти к представлению чисел в двоичном позиционном коде. Например, число пять представляется как число 0.011111, содержащее пять единиц. Умножение в этом случае осуществляется путем суммирования множимого Х столько раз, сколько единиц в позиционном представлении множителя W. При использовании комбинационного сумматора такой умножитель может работать в режиме непрерывного изменения чисел на входе, так как здесь нет обратных связей.

Известен комбинационный сумматор для сложения чисел в позиционном представлении, реализованный на двухвходовых сдвоенных элементах И-ИЛИ.

Недостатком известного сумматора является большой объем оборудования. Если два числа в позиционном представлении содержат по m разрядов, то количество двухвходовых сдвоенных элементов И-ИЛИ в сумматоре равно Э m(m-1).

Цель изобретения уменьшение объема оборудования и повышение быстродействия.

На чертеже приведена структурная схема предложенного устройства умножения (для случая двухразрядного множителя).

Она содержит m-разрядный регистр 1 для числа множимого в позиционном коде, двухразрядный регистр 2 для числа множителя в позиционном коде, вентильные сборки 3 и 4, обеспечивающие подачу на входы сумматора 5 множимого в зависимости от значения множителя в соответствии с логикой, определяемой таблицей
Сб4 Сб3 "X0" (W₂ 0, W₁ 0) 0 0 "X1" (W₂ 0, W₂ 1) 0 1 "X2" (W₂ 1, W₂ 1) 1 1
Сумматор 5 является комбинационным сумматором и выполнен на двухвходовых сдвоенных элементов И-ИЛИ, связи которых между собой (для случая m 4) описываются следующими логическими уравнениями:
вых 8 X_4g
вых 7 X_1g X₂g X_3g X₄
вых 6 x_1g&x_2g&x₄∨x_3g
вых 5 (x_1g&x₄∨x_2g)&(x_1g∨x₄)&x₃
вых 4 x_1g&x₄∨x_2g∨[(x_1g∨x₄)&x₃]
вых 3 (x_1g∨x₃∨x₄)&x₂
вых 2 x_1g∨x₂∨x₃∨x₄
вых 1 X₁
Устройство умножения работает следующим образом.

Пусть на вход устройства умножения поступает число множимого, содержащее K ≅ m единиц, начиная с младшего разряда, тогда разряды (К + 1), (К + 2),m равны нулю. Если значение числа для множителя равно единице, то на сумматор поступает параллельный позиционный код числа только через вентильную сборку 3 и, в соответствии с логикой работы комбинационного сумматора, передается на выходные шины без изменения. Если значение числа для множителя равно двум, то на сумматор поступает параллельный позиционный код множимого через обе сборки 3 и 4. После каждого каскада сумматора массив единиц добавленного числа на выходе сборки 4 смещается на одну ступень вниз подобно спуску по лестнице. В результате таких смещений на выходе сумматора массив единиц добавленного числа оказывается расположенным непосредственно над массивом единиц числа, поступившего через вентильную сборку 3, без промежуточных значений нуля для разрядов. Тем самым на выходе сумматора образуется позиционный код числа, соответствующих удвоенному значению множимого.

Объем оборудования в сумматоре устройства умножения определяется по формуле Э . Это значительно меньше, чем у прототипа. Преимуществом устройства умножения является возможность работы в реальном времени, использование цифровой элементной базы с однотипными элементами и связями, что упрощает возможность его реализации в интегральном исполнении.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и специализированных цифровых вычислительных устройствах на цифровых интегральных микросхемах. Целью изобретения является уменьшение объема и повышение быстродействия. Устройство умножения чисел в позиционном коде обеспечивает умножение путем суммирования разрядного множимого на комбинационном /m - 1/ каскадном сумматоре, реализованном на двухвходовых сдвоенных элементах И - ИЛИ, с числом двухвходовых сдвоенных элементов И - ИЛИ в каждом каскаде, равным номеру каскада, соединенных между собой для случая двухразрядного множителя так, что после каждого каскада число разрядов множимого, участвующих в преобразовании, увеличивается на один, начиная со старшего разряда множимого и младшего разряда добавленного множимого. 1 ил., 1 табл.

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧИСЕЛ В ПОЗИЦИОННОМ КОДЕ, содержащее m-разрядный регистр множимого (m - разрядность множимого), двухразрядный регистр множителя, две группы по m элементов И в каждой и m(m - 1)/2 двухвходовых сдвоенных элементов И - ИЛИ, причем выход i-го разряда регистра множимого соединен с первыми входами i-х элементов И первой и второй групп (i = 1,..., m), вторые входы элементов И первой группы объединены и соединены с выходом первого младшего разряда регистра множителя, вторые входы элементов И второй группы объединены и соединены с выходом второго разряда регистра множителя, одноименные входы двухвходовых сдвоенных элементов И - ИЛИ объединены между собой, отличающееся тем, что двухвходовые сдвоенные элементы И - ИЛИ объединены в m - 1 каскадов, соединенных последовательно, причем число двухвходовых сдвоенных элементов И - ИЛИ в каждом каскаде равно номеру каскада, при этом выходы первого элемента И первой группы и m-го элемента И второй группы являются соответственно выходами первого и 2m-го разрядов результата устройства, выход j-го элемента И первой группы (j = 2,...,m) соединен с первыми входами первых двухвходовых сдвоенных элементов И - ИЛИ в l-м каскаде (l = m - 1, ...,1), выход K-го элемента И второй группы соединен с вторыми входами K-х двухвходовых сдвоенных элементов И - ИЛИ (K = 1,...,m - 1) в K-м каскаде, выходы s-х элементов ИЛИ и s-х элементов И (s = 1,...,p) двухвходовых сдвоенных элементов И - ИЛИ p-го каскада (p = 1,...,m - 1) соединены соответственно с вторыми входами s-х и первыми входами (s + 1)-х двухвходовых сдвоенных элементов И - ИЛИ (p + 1)-го каскада, выходы двухвходовых сдвоенных элементов И - ИЛИ (m - 1)-го каскада являются соответственно выходами с второго по (2m - 1)-й разрядов результата устройства.