УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ КОДОВЫХ КОМБИНАЦИЙ Российский патент 1997 года по МПК H04Q3/04 

Изобретение относится к технике электрической связи, в частности к устройствам для определения кодовых комбинаций, и может найти применение в системах коммутации цифровых сигналов связи.

Известно устройство для определения кодовых комбинаций, содержащее блок выбора кодовой комбинации, блок формирования кодовых комбинаций, распределитель передачи, блок тональных генераторов, элемент ИЛИ, демодулятор, распределитель приема, блок полосовых фильтров, элемент И и тактовый генератор, включенные между входной шиной информации и выходной шиной.

Недостаток известного устройства для определения кодовых комбинаций состоит в значительной сложности конструкции.

Наиболее близким по своей технической сущности к заявляемому техническому решению является устройство для определения кодовых комбинаций, содержащее регистр, подсоединенный информационным входом к входной шине информации, распределитель импульсов, соединенный тактовым входом и входом фазирования с входной шиной тактовых импульсов и с входной шиной импульсов фазирования, счетчик, подсоединенный входом сброса к выходу элемента НЕ, и выходную шину.

Недостаток подобного устройства для определения кодовых комбинаций состоит в эначительной погрешности определения кодовых комбинаций набора номера. Известное устройство также не позволяет обеспечить достаточно высокое быстродействие. Кроме того известное устройство не обладает требуемой надежностью и имеет сложную конструкцию.

Технический результат, который может быть достигнут при осуществлении предполагаемого изобретения, выражается в уменьшении погрешности определения кодовых комбинаций набора номера.

Для достижения этого технического результата в устройство для определения кодовой комбинации, содержащее регистр, подсоединенный входом к входной шине информации, распределитель импульсов, соединенный тактовым входом и входом фазирования соответственно с входной шиной тактовых импульсов и с входной шиной импульсов фазирования, счетчик подсоединенный входом сброса к выходу элемента НЕ, и выходную шину, введены первый блок оперативной памяти, соединенный информационным входом с выходом регистра и подсоединенный информационным входом к первому выходу распределителя импульсов, соединенному с тактовыми входами регистра и счетчика, второй блок оперативной памяти, подсоединенный информационным входом к выходу счетчика, третий блок оперативной памяти, подключенный выходом к выходной шине, блок сравнения, подключенный выходом к входу элемента НЕ и к счетному входу счетчика, элемент ИЛИ, соединенный первым входом с вторым выходом распределителя импульсов, преобразователь девятиразрядного кода в четырехразрядный код и дешифратор, причем выход регистра подключен к первому входу блока сравнения, соединенного вторым входом с выходом первого блока оперативной памяти, подключенным к первому адресному входу преобразователя девятиразрядного кода в четырехразрядный код, соединенного выходом с информационным входом третьего блока оперативной памяти, адресный вход записи которого подсоединен к первому выходу распределителя импульсов, соединенному с тактовым входом второго блока оперативной памяти, подключенного выходами к информационным входам счетчика и входам дешифратора, выход которого соединен с вторым адресным входом преобразователя девятиразрядного кода в четырехразрядный код и с вторым входом элемента ИЛИ, подключенного выходом к входам запрета записи первого и второго блоков оперативной памяти.

На чертеже изображен один из возможных вариантов предлагаемого устройства для определения кодовых комбинаций.

Устройство содержит регистр 1, подсоединенный информационным входом к входной шине 2 информации, распределитель 3 импульсов, соединенный тактовым входом и входом фазирования соответственно с входной шиной 4 тактовых импульсов и с входной шиной 5 импульсов фазирования, счетчик 6, элемент НЕ 7 и входную шину 8. При этом счетчик 6 подсоединен входом сброса к выходу элемента НЕ 7.

Устройство содержит также первый блок 9 оперативной памяти, соединенный информационным входом с выходом регистра 1 и подсоединенный тактовым входом к первому выходу распределителя 3 импульсов, соединенному с тактовым входом регистра 1 и с тактовым входом счетчика 6, второй, блок 10 оперативной и 11 буферной памяти, блок 12 сравнения, элемент ИЛИ 13, преобразователь 14 разрядности кода и дешифратор 15. Второй блок 10 оперативной памяти соединен информационным входом а выходу счетчика 6. Блок 11 буферной памяти подключен выходом к выходной шине 8. Блок 12 сравнения подключен выходом к входу элемента НЕ 7 и к счетному входу счетчика 6. Элемент ИЛИ 13 соединен первым входом с вторым выходом распределителя 3 импульсов. Выход регистра 1 подключен к первому входу блока 12 сравнения, соединенного вторым входом с выходом первого блока 9 оперативной памяти. Первый блок оперативной памяти подключен выходом к первому адресному входу преобразователя 14 разрядности кода, соединенного выходом с информационным входом блока 11 буферной памяти. Адресный вход записи блока 11 буферной памяти подсоединен к первому выходу распределителя 3 импульсов, соединенному с тактовым входом второго блока 10 оперативной памяти. Второй блок оперативной памяти подключен выходами к информационным входам счетчика 6, к входам дешифратора 15, выход которого соединен с вторым адресным входом преобразователя 14 разрядности кода и с вторым входом элемента 13 ИЛИ. Элемент ИЛИ 13 подключен выходом к входам запрета записи первого и второго блоков 9 и 10 оперативной памяти. При этом другой вход адресов считывания блока 11 буферной памяти подсоединен к входной шине 16.

Первый, второй и третий блоки 9,10 и 11 памяти могут быть выполнены в виде блоков памяти, выполненных на микросхемах типа 561РУ2.

Преобразователь 14 разрядности кода может быть выполнен в виде микросхемы типа 556РТ5.

Дешифратор 15 может быть выполнен в виде микросхемы 561ЛА8.

Счетчик 6 может быть выполнен в виде микросхемы типа 561ИЕ11.

Распределитель 3 импульсов может быть выполнен в виде микросхемы типа 561ИЕ10.

Работа предлагаемого устройства для определения кодовых комбинаций происходит следующим образом.

При построении коммутируемой телефонной сети сложной технической задачей является выделение сигналов набора номера, производимого абонентом, и определение соответствующих цифр этого номера. В аналоговой сети такими сигналами являются импульсы постоянного тока, число которых соответствует набираемой цифре (декадный набор), либо одновременная передача двух частот из шести возможных (частотный набор).

Недостаток известных устройств для определения кодовых комбинаций набора номера состоит в значительной их сложности. Еще более сложным являются устройства аналогичного назначения в цифровой сети с использованием сигналов цифровой передачи данных. Более простой способ цифровой передачи сигналов набора номера основан на многократной передаче периодических дискретных комбинаций.

Сложность иэвестных устройств связана с индивидуальным методом обработки сигналов от каждого из абонентов. Технический результат, который может быть достигнут при осуществлении данного изобретения, выражается в повышении достоверности определения кодовых комбинаций набора номера, значительном уменьшении объема оборудования и повышении надежности устройства.

Работа предлагаемого устройства основана на одновременной обработке сигналов от всех абонентов, объединенных групповым многоканальным цифровым потоком с временным разделением каналов, поступающим по входной шине 2.

Сигналы набора номера каждого из абонентов представляют собой многократно (в течение времени нажатия кнопки) повторяющуюся периодическую кодовую комбинацию, содержащую маркерную группу и двоичный код набираемой цифры.

Поступающая в групповом потоке информация в последовательно-параллельном регистре 1 распараллеливается в четырех или восьми разрядные комбинации каждого индивидуального канала и вписывается в первый блок 9 оперативной памяти с помощью импульсных последовательностей, формируемых распределителем 3 работающим в режиме деления поступающей по цепи 4 тактовой частоты. Спустя период повторения сигналов набора номера эта информация считывается из первого блока 9 оперативной памяти, сравнивается с принимаемым вновь цифровым сигналом блоком 12 сравнения. Результат сравнения управляет работой счетчика 6, который подсчитывает число совпадений принимаемых сигналов подряд, но обнуляется при несовпадении сигнала через элемент НЕ 7.

Счетчик 6 работает в режиме поочередной обработки всех индивидуальных сигналов по мере их появления в групповом цифровом потоке. Для этого выходной сигнал счетчика 6 запоминается в оперативной памяти 10, из которой он вновь вписывается в счетчик в момент поступления новой кодовой комбинации. Таким образом фиксируются лишь кодовые комбинации, повторяющиеся 10-20 раз подряд. При этом дешифратор 15 обнаруживает заданное число повторений, через элемент ИЛИ 13 запрещает вписывание новой информации в первый и второй блоки 9 и 10 оперативной памяти. Такое интегрирование поступающей информации производится в течение некоторого интервала времени, определяемого распределителем 3. По окончании этого интервала по адресу, соответствующему записанной в первом блоке 9 оперативной памяти цифровой комбинации, преобразователь девятиразрядного кода в четырехразрядный код выдает двоичный код набранной цифры, который вписывается в буферную память 11.

При считывании кода из преобразователя памяти 14 в качестве дополнительного разряда адреса учитывается выходной сигнал дешифратора 15, показывающий, принимается ли периодическая номерная комбинация или по абонентскому каналу передается имеющий случайный характер разговорный или цифровой сигнал.

Таким образом, предлагаемое устройство не только определяет цифры набираемого номера, но и позволяет контролировать состояние абонентского канала (пассивность, активность, прием контрольного тест-сигнала и т.д.).

Записанная в блоке 11 буферной памяти информация по выходу считывается в управляющее устройство командами запроса, поочередно перечисляющими адреса кодовых комбинаций каждого абонементного канала.

Таким образом, предлагаемое устройство обеспечивает одновременно определение кодовых комбинаций набора номера в 30-60 абонентских каналах, позволяет значительно упростить и уменьшить соответствующее оборудование, что само по себе увеличивает его надежность и обеспечивает возможность его резервирования. Определение кодовых комбинаций с использованием многократного их сравнения значительно повышает достоверность приема и помехоустойчивость оборудования.

Изобретение относится к технике электросвязи, в частности к устройствам для определения кодовых комбинаций, и может найти применение в системах коммутации цифровых сигналов связи. Технический результат, который может быть достигнут при осуществлении устройства для определения кодовых комбинаций, выражается в уменьшении погрешности определения кодовых комбинаций набора номера. Технический результат достигается за счет того, что в известное устройство для определения кодовых комбинаций введены первый и второй блоки оперативной памяти, элемент ИЛИ, элемент НЕ, преобразователь девятиразрядного кода в четырехразрядный код, которые совместно с регистром, блоком сравнения, блоком буферной памяти, дешифратором, распределителем импульсов, счетчиком соединены между собой функционально. 1 ил.

Устройство для определения кодовых комбинаций, содержащее регистр, подсоединенный информационным входом к входной шине информации, распределитель импульсов, подсоединенный первым выходом к тактовому входу регистра, дешифратор, блок сравнения, счетчик, к входу разрешения тактов которого подключен выход блока сравнения, блок буферной памяти, выходную шину информации, подключенную к выходу блока буферной памяти, отличающееся тем, что в него введены первый и второй блоки оперативной памяти, элемент НЕ, преобразователь разрядности кода, элемент ИЛИ, причем выход регистра соединен с информационным входом первого блока оперативной памяти и первым входом блока сравнения, первый выход распределителя импульсов подключен к тактовым входам первого и второго блоков оперативной памяти, к тактовому входу счетчика и к адресному входу блока буферной памяти, второй выход распределителя импульсов подключен к первому входу элемента ИЛИ, выход элемента ИЛИ подсоединен к входу запрета записи первого и второго блоков оперативной памяти, выход первого блока оперативной памяти соединен с первым адресным входом преобразователя разрядности кода, с вторым входом блока сравнения, выход которого подключен к входу элемента НЕ, выход элемента НЕ соединен с входом сброса счетчика, выход счетчика соединен с информационным входом второго блока оперативной памяти, выход которого подключен к информационному входу счетчика, к входу дешифратора, выход которого соединен с вторым входом элемента ИЛИ, с вторым адресным входом преобразователя разрядности кода, выход которого соединен с информационным входом блока буферной памяти, блок буферной памяти снабжен входной шиной, подсоединенной к входам блока буферной памяти, а распределитель импульсов снабжен входными шинами тактовых импульсов и импульсов фазирования, подключенными к входам распределителя импульсов.