УСТРОЙСТВО УПРАВЛЕНИЯ ПЕРЕДАЧЕЙ ПАКЕТНОЙ ИНФОРМАЦИИ ПО РАДИОКАНАЛУ Российский патент 2001 года по МПК H04L29/12 H04L7/00 

Изобретение относится к вычислительной технике и может использоваться в узлах коммутации пакетов (сообщений) сети связи с интеграцией служб, сети передачи данных (сети ПД) автоматизированной системы управления (АСУ) при управлении передачей пакетной информации по широковещательному многоточечному радиоканалу. И, кроме того, предназначено для расширения арсенала данных технических устройств.

Известно устройство для управления передачей данных по радиоканалу (А.С. СССР N 1319298, МПК5 H 04 L 7/00, опубликованное 23.06.87), содержащее генератор случайных чисел и синхронизатор, первый, второй, третий и четвертый элементы И, счетчик, блок сравнения, триггер цикла передачи, триггер разрешения передачи, два формирователя импульсов, элемент ИЛИ, два элемента задержки, причем выход синхронизатора связан с первым входом первого элемента И и вторым входом второго элемента И, вход запроса передачи является третьим входом второго элемента И и связан с первым входом триггера разрешения передачи, выход которого связан со вторым входом элемента ИЛИ, входом элемента задержки и является выходом разрешения передачи, выход элемента задержки подключен к четвертому входу первого элемента И, третий вход которого связан с выходом триггера цикла передачи и первым входом второго элемента И, выход второго элемента И связан со входом формирователя импульсов и входом генератора случайных чисел, выход которого соединен с первым входом блока сравнения, второй вход которого подключен к первому выходу счетчика, выход формирователя импульсов связан с первым входом элемента ИЛИ, второй выход счетчика соединен со вторым входом триггера цикла передачи, а вход счетчика подключен к выходу первого элемента И, выход блока сравнения подключен к входу формирователя импульсов выход которого соединен с дополнительным элементом задержки и третьим входом элемента ИЛИ, а выход элемента ИЛИ является выходом "Включение передатчика", выход дополнительного элемента задержки связан с первыми входами третьего и четвертого элементов И, второй вход третьего элемента И соединен с выходом четвертого элемента и является выходом сигнала "Столкновение", причем выход третьего элемента И связан со вторым входом триггера разрешения передачи, а второй вход четвертого элемента И подключен ко второму входу первого элемента И и первому входу триггера цикла передачи и является входом "Сигнал несущей". Устройство обеспечивает увеличение скорости передачи информации по радиоканалу.

Однако устройство имеет недостатки: узкую область применения, в частности, оно может использоваться в каналах множественного доступа с временным разделением сигналов и не предназначено для работы в каналах множественного доступа с кодовым разделением; обладает недостаточной пропускной способностью, что обусловлено отсутствием адаптации схемы устройства к изменению параметров нагрузки.

Наиболее близким по технической сущности и выполняемым функциям к заявляемому является устройство управления передачей данных по радиоканалу (см. патент Р.Ф. N 2116004, МПК 5 H 04 L 7/00, от 20.07.98 г.), содержащее кодер, генератор случайных чисел, синхронизатор, счетчик, первый и второй элементы "И", RS-триггер, блок сравнения, блок преобразования, первый и второй дискретные фильтры Калмана, счетчик необслуженной нагрузки и первый счетчик обслуженной нагрузки, решающий блок, коррелятор, блок анализа адреса и категории срочности, причем информационный вход и сигнальный выход кодера являются соответственно информационным входом и сигнальным выходом устройства, выход блока преобразования подключен к сигнальному входу кодера, информационному входу генератора случайных чисел и информационному входу счетчика, выход которого подключен к первому входу блока сравнения, второй вход которого соединен с выходом генератора случайных чисел, управляющий вход которого подключен к выходу первого элемента "И" и входу "Сброс" (вход R) RS-триггера, вход "Установка" (вход S) которого подключен к выходу блока сравнения, являющемуся управляющим выходом устройства, выход RS-триггера подключен ко второму входу второго элемента "И", первый вход которого соединен с выходом синхронизатора и управляющим входом счетчика, а выход второго элемента "И" соединен со вторым входом первого элемента "И", вход коррелятора является сигнальным входом устройства, а выход коррелятора подключен к входу решающего блока, информационно-адресный выход которого подключен к информационно-адресному входу блока анализа адреса и категории срочности, а первый и второй управляющие выходы решающего блока подключены к входам соответственно счетчика необслуженной нагрузки и первого счетчика обслуженной нагрузки, выходы счетчика необслуженной нагрузки и первого счетчика обслуженной нагрузки подключены ко входам соответственно первого и второго фильтров Калмана, выходы которых подключены соответственно к первому и второму входам блока преобразования, вход адреса и категории срочности блока анализа адреса и категории срочности является входом адреса и категории срочности устройства, а первый и второй информационные выходы блока анализа адреса и категории срочности являются соответственно первым и вторым информационными выходами устройства.

Данное устройство осуществляет управление передачей данных по радио каналу с множественным доступом на основе кодового и временного разделения сигналов и обеспечивает повышение пропускной способности канала связи за счет адаптации к изменению параметров нагрузки.

Однако устройство-прототип не обеспечивает приоритетного обслуживания поступающего от абонентов потока пакетов.

Целью изобретения является разработка устройства управления передачей пакетной информации по радиоканалу множественного доступа с кодовым и временным разделением сигналов, обеспечивающего приоритетное обслуживание поступающего от абонентов потока пакетов.

Поставленная цель достигается тем, что в известное устройство управления передачей данных по радиоканалу, содержащее кодер, генератор случайных чисел, синхронизатор, счетчик, первый и второй элементы "И", RS-триггер, блок сравнения, блок преобразования, первый и второй дискретные фильтры Калмана, счетчик необслуженной нагрузки и первый счетчик обслуженной нагрузки, решающий блок, коррелятор, блок анализа адреса и категории срочности, причем информационный вход и сигнальный выход кодера являются соответственно информационным входом и сигнальным выходом устройства, выход блока преобразования подключен к сигнальному входу кодера, информационному входу генератора случайных чисел и информационному входу счетчика, выход которого подключен к первому входу блока сравнения, второй вход которого соединен с выходом генератора случайных чисел, управляющий вход которого подключен к выходу первого элемента "И" и входу "Сброс" (вход R) RS-триггера, вход "Установка" (вход S) которого подключен к выходу блока сравнения, являющемуся управляющим выходом устройства, выход RS-триггера подключен ко второму входу второго элемента "И", первый вход которого соединен с выходом синхронизатора и с управляющим входом счетчика, а выход второго элемента "И" подключен ко второму входу первого элемента "И", вход коррелятора является сигнальным входом устройства, а выход коррелятора подключен к входу решающего блока, информационно-адресный выход которого подключен к информационно-адресному входу блока анализа адреса и категории срочности, а первый и второй управляющие выходы решающего блока подключены к входам соответственно счетчика необслуженной нагрузки и первого счетчика обслуженной нагрузки, выходы счетчика необслуженной нагрузки и первого счетчика обслуженной нагрузки подключены ко входам соответственно первого и второго фильтров Калмана, выходы которых подключены соответственно к первому и второму входам блока преобразования, вход адреса и категории срочности блока анализа адреса и категории срочности является входом адреса и категории срочности устройства, а первый и второй информационные выходы блока анализа адреса и категории срочности являются соответственно первым и вторым информационными выходами устройства, дополнительно введены блок задержки, k - 2 фильтров Калмана, где k > 3, и p=k - 2 счетчиков обслуженной нагрузки, причем управляющий вход блока задержки является управляющим входом устройства, а выход блока задержки подключен к первому входу первого элемента "И", приоритетный вход блока задержки является приоритетным входом устройства и подключен к второму входу генератора случайных чисел, третий, четвертый, ..., k-й информационные выходы решающего блока подключены к входам соответственно второго, третьего, ..., р + 1-го счетчиков обслуженной нагрузки, выходы которых подключены к входам соответственно третьего, четвертого, .., k-го фильтров Калмана, выходы которых подключены соответственно к третьему, четвертому, ..., k-му входам блока преобразования.

Перечисленная новая совокупность существенных признаков обеспечивает возможность использования заявленного устройства в каналах с кодовым и временным разделением, благодаря введению в нее элементов, позволяющих динамически оценивать параметры нагрузки, а по результатом оценки адаптировать схему устройства.

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественных всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного изобретения условию патентоспособности "новизна".

Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень".

Заявляемое устройство поясняется чертежами, на которых показаны:
- на фиг. 1 - функциональная схема устройства управления передачей пакетной информации по радиоканалу;
- на фиг. 2 - схема генератора случайных чисел 2;
- на фиг. 3 - схема блока преобразования кодовых комбинаций 9;
- на фиг. 4 - схема решающего блока 13;
- на фиг. 5 - схема блока анализа адреса и категории срочности 15;
- на фиг. 6 - схема блока задержки 16;
- на фиг. 7 - датчик случайных чисел 2,5;
- на фиг. 8 - узел выделения приоритета 13.1.

Заявляемое устройство управления передачей пакетной информации по радиоканалу, показанное на фиг. 1, состоит из: кодера 1, генератора случайных чисел 2, синхронизатора 3, счетчика 4, первого 5 и второго 6 элементов "И", RS-триггера 7, блока сравнения 8, блока преобразования кодовых комбинаций 9, дискретных фильтров Калмана 10.1 - 10.К, счетчика необслуженной нагрузки 11, счетчиков обслуженной нагрузки 12.1 - 12.К, решающего блока 13, коррелятора 14, блока анализа адреса и категории срочности 15, блока задержки 16, причем информационный вход и сигнальный выход кодера 1 являются соответственно информационным входом и сигнальным выходом устройства, выход блока преобразования кодовых комбинаций 9 подключен к сигнальному входу кодера 1, информационному входу генератора случайных чисел 2 и информационному входу счетчика 4, выход которого подключен к первому входу блока сравнения 8, второй вход которого соединен с выходом генератора случайных чисел 2, управляющий вход которого подключен к выходу первого элемента "И" 5 и входу "Сброс" (вход R) RS-триггера 7, вход "Установка" (вход S) которого подключен к выходу блока сравнения 8, являющемуся управляющим выходом устройства. Выход RS-триггера 7 подключен ко второму входу второго элемента "И" 6, первый вход которого соединен с выходом синхронизатора 3 и управляющим входом счетчика 4, а выход второго элемента "И" 6 соединен со вторым входом первого элемента "И" 5. Вход коррелятора 14 является сигнальным входом устройства, а выход коррелятора 14 подключен к входу решающего блока 13, информационно-адресный выход которого подключен к информационно-адресному входу блока анализа адреса и категории срочности 15. Первый управляющий выход решающего блока 13 подключен к входу счетчика необслуженной нагрузки 11, выход которого подключен к входу первого фильтра Калмана 10. Выход первого фильтра Калмана 10 подключен к первому входу блока преобразования кодовых комбинаций 9. Второй, третий, . . . , k-й информационные выходы решающего блока 13 подключены к входам соответственно первого, второго, ..., р+1-го счетчиков обслуженной нагрузки 12, выходы которых подключены к входам соответственно второго, третьего, ..., k-1-го фильтров Калмана 10, выходы которых подключены соответственно к второму, третьему, ..., k-1-му входам блока преобразования кодовых комбинаций 9. Вход адреса и категории срочности блока анализа адреса и категории срочности 15 является входом адреса и категории срочности устройства, а первый и второй информационные выходы блока анализа адреса и категории срочности 15 являются соответственно первым и вторым информационными выходами устройства. Управляющий вход блока задержки 16 является управляющим входом устройства, а выход блока задержки 16 подключен к первому входу первого элемента "И" 5. Приоритетный вход блока задержки 16 является приоритетным входом устройства и подключен ко второму входу генератора случайных чисел 2.

Заявляемое устройство реализуется следующим образом.

Кодер 1 предназначен для формирования сложного сигнала с фазовой манипуляцией. Схема его построения известна и описана, например, в книге: Теплов Н. Л. Нелинейные радиотехнические устройства, ч. 1. -М.: Воен. издат. МО СССР, 1982, - с. 346 - 349. Может быть реализован на ИМС серии 155, 176.

Генератор случайных чисел 2 предназначен для случайного выбора момента начала передачи в цикле передачи с переменной длиной. Может быть реализован по схеме, показанной на фиг. 2. Он состоит из первого 2.1, второго 2.2 элементов "ИЛИ", мультиплексора 2.3, многовходового элемента "И" 2.4, при этом вход элемента "ИЛИ" 2.1 является сигнальным входом генератора случайных чисел 2. Вход датчика случайных чисел 2.5 является информационным входом генератора случайных чисел 2. Входы Во - BN мультиплексора 2.3 являются приоритетным входом генератора случайных чисел 2. Выход многовходового элемента "И" 2.4 является выходом генератора случайных чисел 2. Выход "Сигнал запуска" мультиплексора 2.3 является вторым входом элемента "ИЛИ" 2.1, выход которого соединен с входом датчика случайных чисел 2.5. Выход датчика случайных чисел 2.5 соединен с информационным входом многовходового элемента "И" 2.4 и информационным входом мультиплексора 2.3, сигнальные выходы которого соединены с первым и вторым входами элемента "ИЛИ" 2.2, выход которого является вторым входом элемента "И" 2.2.

Датчик случайных чисел 2.5 предназначен для выдачи случайной кодовой комбинации, соответствующей моменту начала передачи в цикле передачи. Одним из вариантов реализации датчика случайных чисел может быть схема, показанная на фиг. 7. Он состоит из демультиплексора 2.5.1, формирователя импульсов 2.5.2, k элементов "И" 2.5.3, p элементов "ИЛИ" 2.5.4, p генераторов шума 2.5.5, p D-триггеров 2.5.6, причем группа входов демультиплексора является сигнальным входом генератора случайных чисел 2, выходы демультилдексора 2.5.1 соединены с сигнальными входами k элементов "И" 2.5.3, управляющие входы которых объединены и соединены с выходом формирователя импульсов 2.5.2, вход которого является управляющим входом датчика случайных чисел 2. Выходы k элементов "И" 2.5.3 соединены с соответствующими входами элементов "ИЛИ" 2.5.4, выходы которых соединены с тактовыми входами (входами C) D-триггеров 2.5.6, информационные входы (входы D) которых соединены с выходами соответствующих генераторов шума 2.5.5. Выходы D-триггеров 2.5.6 являются выходом датчика случайных чисел 2.5.

Демультиплексор 2.5.1 предназначен для распределения сигналов с одного входа на несколько выходов в последовательности, определенной управляющими воздействиями блока преобразования кодовых комбинаций 9. Схема его построения известна и описана, например, в книге: Основы импульсной и цифровой техники / Под общей ред. Д.М. Сидорова - СПВВИУС, 1995, - с. 152-156.

Генераторы шума 2.5 1 - 2.5 p предназначены для формирования случайно изменяющихся во времени выходных напряжений. Схемы их известны и описаны, например, в книге: Коротков Б.И. Элементы радиоэлектронных устройств. - М.: Радио и связь, 1988, - рис. 7.24, с. 107.

D-триггеры 2.6i -2.6 p: схемы их известны и описаны, например, в книге: Основы импульсной и цифровой техники / Под общей ред. А.М. Сидорова, - СПВВИУС, 1995, - с. 90 - 91.

Синхронизатор 3 представляет собой генератор тактовых импульсов. Схема его известна и описана, например, в книге: Микросхемы и их применение: Справ. пособие. / 1984, - с. 213, рис. 7.6. Может быть реализован на интегральных микросхемах (ИМС) серий 511, 176.

Счетчик 4: схема его известна и описана, например, в журнале "Радио", 1987, N 1, стр. 43. Может быть реализован на ИМС KA 561 ИЕ 156 (счетчик с переменным коэффициентом деления).

Блок сравнения 8: схема его известна и описана, например, в книге: Лебедев И.О., Сидоров А.М. Импульсные цифровые устройства. - Л.: ВАС, 1980, - с. 51-53, рис. 2.33, 2.34. Может быть реализован на ИМС серий 133, 564.

Блок преобразования кодовых комбинаций 9 предназначен для выработки решения на основе анализа текущего состояния соотношения интенсивностей обслуженного и необслуженного потоков пакетов в канале множественного доступа. Блок преобразования кодовых комбинаций 9 может быть реализован, например, по схеме, показанной на фиг. 3, которая включает в себя сумматор 9.1 и 9.2 - 9. k - e постоянные запоминающие устройства (ПЗУ), причем входы ПЗУ 9.2 - 9.k являются входами блока 9. Выход блока 9.1 является выходом блока 9.

Выходы ПЗУ 9.2 - 9.k являются входами сумматора 9.1.

Сумматор 9.1 предназначен для суммирования кодовых комбинаций, поступающих от фильтров Калмана 10.1- 10.К, и выдачи результата сложения на входы постоянного запоминающего устройства 9.2. Схема его известна и описана, например, в книге: Основы импульсной и цифровой техники / Под общей ред. А.М. Сидорова. - СПб.: СПВВИУС.: 1995, - рис.5.5, с. 137 - 139.

Постоянное запоминающее устройство 9.2 предназначено для выдачи вариантов решения на изменение параметров кодера 1, генератора случайных чисел 2 и счетчика 4 по кодовой комбинации - адресу, поступающей от сумматора 9.1. Схема его известна и описана, например, в книге: Основы импульсной и цифровой техники / Под общей ред. А.М. Сидорова. - СПб.: СПВВИУС, 1995, -рис. 6.10, с. 197-199.

Дискретные фильтры Калмана 10.1 - 10.К предназначены для рекурсивного оценивания случайного процесса обслуживания заявок в устройстве, позволяющего получать несмещенные оценки с минимальными дисперсиями ошибок оценивания.

Дискретные фильтры Калмана 10.1 - 10.К представляют собой устройства рекурсивного оценивания нестационарного состояния системы, обеспечивающие оптимальность оценок в смысле минимума среднеквадратической ошибки. Схемы их известны и описаны, например, в книге: Теория оценивания и ее применение в связи и управлении / Э. Сейдж, Дж. Мелс. - М.: Связь, 1976, - с. 252 - 264. Могут быть реализованы на ИМС серий 176.

Счетчики необслуженной 11 нагрузки и обслуженной нагрузки 12.1 -12.p+1 идентичны, их схемы известны и описаны, например, в книге: Микросхемы и их применение: Справ, пособие. / В.А. Батушев, В.Н. Вениаминов, В.Г. Ковалев и др. - М.: Радио и связь 1984, - с. 139, рис. 4.38. Могут быть реализованы на ИМС серий 133, 564.

Коррелятор 14 предназначен для согласованного приема широкополосных сигналов пользователей. Он представляет собой квазикогерентный приемник с поиском и синхронизацией по времени и по частоте. Схема его известна и описана, например, в книге: Варакин Л. Е. Системы связи с шумоподобными сигналами. -М.: Радио и связь, 1985, - с. 315- 323. Может быть реализован на ИМС серий 176, 155.

Решающий блок 13 предназначен для определения факта успешной передачи в канале или оценки кратности конфликта в противном случае и коммутации пакета на вход блока анализа адреса и категории срочности 15. Одним из вариантов реализации решающего блока 13 может быть схема, показанная на фиг. 4, при этом он состоит из n компараторов 13.11i -13.11n, инвертора 13.2, первого и второго формирователей импульсов 13.3, 13.4 соответственно, RS-триггера 13.6, первого и второго элементов "И" 13.8, 13.9, n-входового элемента "ИЛИ" 13.5, преобразователя параллельного кода в последовательный 13.7, демультиплексора 13.10, узла выделения приоритета 13.1, причем объединенные входы n компараторов 13.1i - 13.1n и информационный вход второго элемента "И" 13.9 являются сигнальным входом решающего блока 15, выход первого компаратора 13.1i соединен с входом первого формирователя импульсов 13.3 и с входом инвертора 13.2, выход которого соединен с входом второго формирователя импульсов 13.4, выход которого соединен с входом управления "Сброс" (вход R) триггера 13.6, вход управления "Установка" (вход S) которого соединен с выходом первого формирователя импульсов 13.3, выход триггера 13.6 соединен с сигнальным входом первого элемента "И" 13.8, второй управляющий вход которого соединен с выходом элемента "ИЛИ", первый - n-й входы которого соединены с выходами соответственно n-1 компараторов 13.11.2 - 13.11n и n-1 входами преобразователя параллельного кода в последовательный 13.7, выход которого является первым информационным выходом решающего блока 13, выход первого элемента "И" 13.8 соединен со вторым входом второго элемента "И" 13.9, выход которого является сигнальным выходом решающего блока 13. Вход узла выделения приоритета 13.1 соединен с сигнальным входом решающего блока 13, а выходы узла выделения приоритета 13.1 соединены с входами демультиплексора 13.10, управляющий вход которого соединен с выходом первого элемента "ИЛИ" 13.8, второй - К-й выходы демультиплексора 13.10 являются вторым - К-м сигнальными выходами решающего блока 13.

Компараторы 13.11i - 13.11n предназначен для выработки управляющего сигнала логического уровня. Принципы построения и схема их реализации известны и описаны, например, в книге: Микросхемы и их применение: Справочное пособие / В. А. Батушев, В. Н. Мирошниченко, - М.: Радио и связь, 1983, - рис. 2.33(6), с. 82.

Узел выделения приоритета 13.1 предназначен для выделения приоритета поступающего пакета сообщения.

Одним из вариантов реализации блока выделения приоритета 13.1 может быть схема, показанная на фиг. 8. Схема состоит из генератора тактовых импульсов 13.1.1, первого, второго, третьего и четвертого триггеров 13.1.2, 13.1.3, 13.1.13, 13.1.14, формирователя импульсов 13.1.4, регистра сдвига 13.1.5, первого, второго, третьего, четвертого, пятого и шестого элементов "И" 13.1.6, 13.1.7, 13.1.11, 13.1.12, 13.1.15, 13.1.16, первого и второго счетчиков 13.1.8, 13.1.9, элемента "ИЛИ" 13.1.10. Вход формирователя импульсов 13.1.4, вход "Сброс" (вход R) счетчика 13.1.8, второй вход элемента "И" 13.1.15 являются входом блока 13.1. N выходов регистра сдвига 13.1.5 являются N входами элемента "ИЛИ" 13.1.10 и выходами блока 13.1. Выход генератора тактовых импульсов 13.1.1 является вторым входом элемента "И" 13.1.6 и вторым входом элемента "И" 13.1.16, выход которого соединен с тактовым входом (входом C) регистра сдвига 13.1.5. Входы "Сброс" (входы R) триггеров 13.1.3, 13.1.13, 13.1.14, счетчика 13.1.9, второго входа элемента "И" 13.1.7 соединены между собой. Выход элемента "ИЛИ" 13.1.10 соединен с входом "Сброс" (вход R) регистра сдвига 13.1.5. Выход формирователя импульсов 13.1.4 является входом управления "Установка" (входом S) триггеров 13.1.2, 13.1.3. Выход триггера 13.1.3 соединен с первым входом элемента "И" 13.1.7, выход которого является первым тактовым входом (входом C1) счетчика 13.1.9, выходы которого соединены с входами элемента "И" 13.1.12, выход которого соединен с входом "Сброс" (входом R) четвертого триггера 13.1.14, выход которого является первым входом элемента "И" 13.1.16. Выход триггера 13.1.2 является первым входом элемента "И" 13.1.6, выход которого соединен с первым тактовым входом (входом C1) счетчика 13.1.8, выходы которого являются входами элемента "И" 13.1.11, выход которого соединен с входами управления "Установка" (входами S) триггеров 13.1.13, 13.1.14, с входом управления "Сброс" (входом R) триггера 13.1.2. Выход триггера 13.1.13 соединен с первым входом элемента "И" 13.1.15, выход которого является входом данных (входом D) регистра сдвига 13.1.5.

Преобразователь кодов 13.7 предназначен для преобразования параллельного кода кодовой комбинации в последовательный код. Принципы построения и схема реализации его известны и описаны, например, в книге: Шило В.Л. Популярные цифровые микросхемы: Справочник, 2-е изд., - Челябинск: Металлургия, 1989, рис. 2,52а, с. 246-250.

Блок анализа адреса и категории срочности 15 предназначен для выделения адреса, категории срочности из заголовка пакета и принятия решения на дальнейшую ретрансляцию пакета в сети или вывод его абоненту. Одним из вариантов реализации блока анализа адреса и категории срочности 15 может быть схема, показанная на фиг. 5, которая состоит из генератора тактовых импульсов 15.1, триггеров 15.2, 15.3, 15.13, 15.14, формирователя импульсов 15.4, регистра сдвига 15.5, элементов "И" 15.6, 15.7, 15.11, 15.12, 15.15, 15.16, элементов "ИЛИ" 15.10, 15.18, счетчиков 15.8, 15.9, инвертора 15.19, сумматоров по модулю два 15.17.1 - 15.17.n, причем объединенные входы формирователя импульсов 15.4 и элемента "И" 15.16 являются информационно-адресным входом блока анализа адреса и категории срочности 15, выход формирователя импульсов 15.4 соединен с входами управления "Установка" (входами S) первого и третьего триггеров 15.2 и 15.3, выход генератора тактовых импульсов 15.1 соединен с тактовыми входами элементов "И" 15.6, 15.7, 15.17, выход триггера 15.2 связан с сигнальным входом элемента "И" 15,6, а выход элемента "И" 15.6 соединен с счетным входом счетчика 15.8, выходы счетчика 15.8 подключены к соответствующим входам элемента "И" 15.11, выход которого соединен с S входами триггеров 15.13, 15.14 и входами управления "Сброс" (входами R) триггера 15.2. Выход триггера 15.13 подключен к управляющему входу элемента "И" 15.15, выход которого соединен с информационным входом (входом D) регистра сдвига 15.5. Выход триггера 15.3 связан с сигнальным входом элемента "И" 15.7, выход которого подключен к счетному входу счетчика 15.9, выходы которого соединены с соответствующими входами элемента "И" 15.12, выход которого соединен с R входами триггеров 15.3, 15.14, 15.13 и счетчика 15.9. Выход триггера 15.14 подключен к сигнальному входу элемента "И" 15.16, выход которого подключен к тактовому входу (входу C) регистра сдвига 15.5, выходы которого соединены с соответствующими входами элемента "ИЛИ" 15.10 и одновременно с первыми входами N сумматоров по модулю два 15.17.1 - 15.17. n, на вторые входы которых подаются элементы кодовой комбинации собственного адреса с адресного входа блока анализа адреса и категории срочности 15, который является адресным входом устройства, выход элемента "ИЛИ" 15.8 соединен с R входом регистра сдвига 15.5, выходы сумматоров 15.17.1 - 15.17.n соединены с входами элемента "ИЛИ" 15.18 соответственно, выход которого является вторым информационным выходом блока анализа адреса и категории срочности 15 и устройства и одновременно соединен с входом инвертора 15.19, выход которого является первым информационным выходом блока анализа адреса и категории срочности 15 и устройства.

Генератор тактовых импульсов 15.1: схема его известна и описана, например, в книге: Микросхемы и их применение: Справ. пособие. / 1984, - с. 213, рис. 7.6. Может быть реализован на интегральных микросхемах (ИМС) серий 561, 176.

Счетчики 15.8, 15.9 идентичны, их схемы известны и описаны, например, в книге: Основы импульсной и цифровой техники / Под общей ред. А.М. Сидорова. - СПб.: СПВВИУС, 1995, - рис. 5.38, с. 169 - 172.

Регистр сдвига 15.5 предназначен для преобразования информации путем ее сдвига под воздействием сдвигающих (тактовых) импульсов. Принципы построения и схема его реализации известны и описаны, например, в книге: Основы импульсной и цифровой техники / Под общей ред. А. М. Сидорова, - СПВВИУС, 1995, - рис. 5.28, с. 158-159.

Сумматоры по модулю два 15.17.1 - 15.17.n соответственно идентичны и предназначены для суммирования по модулю два в двоичном коде двух разрядов, поступающих на входы каждого из них. Принципы построения и схемы реализации их известны и описаны, например, в книге: Лебедев О.К., Сидоров А.М. Импульсные и цифровые устройства. Цифровые узлы и их проектирование на микросхемах. - Л.: ВАС, 1980, - рис. 2.9, с. 31 - 34.

Формирователи импульсов 13.3, 13.4, 13.14, 2.5.2, 15.4, входящие в генератор случайных чисел 2, решающий блок 13 и блок анализа адреса и категории срочности 15, предназначены для формирования из логического уровня короткого импульса, идентичны, известны и описаны, например, в книге: Мальцева Л.А. и др. Основы цифровой техники. - М.: Радио и связь, 1986, - рис. 21, с. 30.

Логические элементы "И" 2.5.3.1 - 2.5.3.k, 13.1.6, 13.1.7, 13.1.11, 13.1.12, 13.1.15, 13.1.16, 15.6, 15.7, 15.11, 15.12, 15.15, 15.16, 2.4, 5, 6, 13.8, 13.9, входящие в описываемое устройство, генератор случайных чисел 2, решающий блок 13 и блок анализа адреса и категории срочности 15, идентичны, известны и описаны, например, в книге: Мальцева Л.А., Фромберг Э.М. Основы цифровой техники - М.: Радио и связь, 1986. - с.21. Могут быть реализованы на ИМС серий 133 и 564.

Логические элементы "ИЛИ" 2.1, 2.2, 2.5.4.1 - 2.5.4.p, 13.5, 13.1.10, 15.10, 15.18, 16.2, входящие в генератор случайных чисел 2, решающий блок 13, блок анализа адреса и категории срочности 15 и блок задержки 16 идентичны, известны и описаны, например, в книге: Основы импульсной и цифровой техники / Под общей ред. А.М. Сидорова. - СПВВИУС, 1995, - рис. 2.4, с. 39 - 41.

RS-триггеры 7, 13.6, 13.1.2, 13.1.3, 13.1.13, 13.1.14, 15.2, 15.3, 15.13, 15.14, входящие в описываемое устройство, решающий блок 13 и блок анализа адреса и категории срочности 15 идентичны, схемы их известны и описаны, например, в книге: Батушев В.А., Вениаминов В.Н., Ковалев В.Г. и др. Микросхемы и их применение: Справ. пособие. - М.: Радио и связь 1984, - с. 122, рис. 4.16. Могут быть реализованы на ИМС серий 133, 564.

Инверторы 13.2, 15.19 предназначены для формирования выходного напряжения с логическим уровнем, противоположным логическому уровню входного напряжения. Схемы их известны и описаны, например, в книге: Справочная книга радиолюбителя- конструктора: В двух книгах под ред. Н. И. Чистякова, кн. 1, - М.: Радио и связь, 1993, - рис. 1.47 в, с. 30.

Блок задержки 16 предназначен для задержки сигнала запроса передачи в зависимости от категории срочности передаваемого пакета (приоритета). Одним из вариантов реализации блока задержки 16 может быть схема, представленная на фиг. 6, которая включает в себя демультиплексор 16.1, многовходовый элемент "ИЛИ" 16.2, элементы задержки 16.3.1 - 16.3.N - 1, причем приоритетный вход блока 16.1 является приоритетным входом блока 16, а управляющий вход является управляющим входом блока 16.1. Выход блока 16.2 является выходом блока 16.1. Первый выход блока 16.1 является первым входом блока 16.2, N-1 выходов блока 16.1 соединены с входами элементами задержки 16.3.1 - 16.3. N-1 соответственно, выходы которых соединены с входами блока 16.2.

Заявляемое устройство работает следующим образом. Известно, что при функционировании системы связи нагрузка в ней будет изменяться в зависимости от количества абонентов, интенсивности их обмена, характеристик канала связи. Наиболее динамично меняться будет нагрузка в системах подвижной связи. В этих условиях станции сети используют сигнально-кодовую конструкцию в одном цикле передачи, позволяющую вести одновременную передачу Na пакетов. Это достигается за счет использования сигналов с базой B >> 1, где количество активных абонентов определяется видом модуляции, способом ортогонализации сигналов и требованиями к уровням взаимных шумов неортогональности.

Кодеры станций имеют возможность равновероятного выбора одной из Na структур сигнала, а в приемнике ретранслятора с обработкой сигнала реализуется Na ветвей приема. Поэлементная синхронизация в каждой ветви осуществляется независимо от адреса пакета, поэтому ретранслятор имеет возможность наблюдать число обслуженных и необслуженных пакетов в цикле передач. Состояние кодера станции в начале очередного цикла передачи определяет устройство динамического управления на основе оценки нагрузки. Это позволяет поддерживать вероятностно - временные характеристики процесса доставки пакетов на уровне требований.

Функциональная схема устройства, реализующего выполнение описанных функций управления передачей пакетной информации по радиоканалу, приведена на фиг. 1.

Принцип работы предлагаемого устройства заключается в следующем. При включении питания триггер 6 устанавливается в режим хранения логической единицы. Синхронизатор 3 выдает импульсы с интервалом, равным длительности окна (то есть равным длительности интервала передачи пакета), при этом импульсы поступают на тактовый вход второго элемента "И" 6 и на тактовый вход счетчика 4, вызывая последовательную смену на выходе счетчика 4 кодовых комбинаций (число кодовых комбинаций равно числу окон в цикле передачи).

При возникновении необходимости в передаче пакета на управляющий вход устройства в виде уровня логической единицы поступает сигнал запроса передачи. При этом очередной сигнал в виде импульса с уровнем логической единицы поступает с выхода синхронизатора 3 через открытый второй элемент "И" 7 на управляющий вход первого элемента "И" 5.

Так как первый элемент "И" 5 открыт по сигнальному входу сигналом запроса передачи, то импульс с уровнем логической единицы с выхода первого элемента "И" 5 поступает на вход сброса (вход R) RS-триггера 7, переводя его в режим хранения логического нуля, а также на управляющий вход генератора случайных чисел 2, который в параллельном коде выдает со своего выхода на второй сигнальный вход блока сравнения 8 кодовую комбинацию, соответствующую номеру окна в цикле передачи, выбранному для передачи пакета. При этом RS-триггер 7 сигналом с уровнем логического нуля закрывает второй элемент "И" 6. В момент совпадения кодовых комбинаций на первом и втором входах блока сравнения 8 последний выдает сигнал "Разрешение передачи" в виде импульса с уровнем логической единицы на управляющий выход устройства, а также переводит RS-триггер 7 в режим хранения логической единицы (сигнал "Запрос передачи" с управляющего входа устройства снимается). Таким образом, устройство готово к передаче очередного пакета.

При появлении в канале множественного доступа передаваемой информации принятый пакет поступает в устройство через сигнальный вход на вход коррелятора 14, на выходе которого выделяется отклик поступающего сигнала. Решающий блок 13 по данному отклику позволяет определить количество корреспондентов, одновременно работающих в i-й ветви из Na ветвей приема.

Если величина отклика свидетельствует о конфликте двух и более корреспондентов одного приоритета, работающих в одной и той же ветви приема, то со второго информационного выхода решающего блока 13 информация о кратности конфликта (то есть о количестве конфликтующих корреспондентов) поступает на вход счетчика необслуженной нагрузки 11. Если i-ю ветвь для работы выбрал один корреспондент определенного приоритета, то на единицу увеличивается содержимое одного из счетчиков обслуженной нагрузки 12.1 - 12.к соответствующего приоритета.

При этом блок анализа адреса и категории срочности 15 выделяет из пакета комбинацию адреса, категорию срочности и после их анализа выдает сигнал либо на первый информационный выход устройства (если адрес получателя совпал с собственным адресом), либо на второй информационный выход (если адрес получателя не совпал с собственным).

По окончании интервала анализа количества обслуженных и необслуженных заявок с выходов блоков 11 и 12.1- 12.К значения количества пакетов, попавших в конфликт и успешно переданных, подаются на дискретные фильтры Калмана 10.1 -10. К. соответственно. В них реализуется алгоритм оценивания наблюдаемых параметров в нормальных шумах канала связи для дискретного времени, определяемого длительностью цикла передачи. Этот алгоритм формирует линейную несмещенную оценку с минимальной дисперсией. Устройство и порядок функционирования дискретного фильтра Калмана представлены в работе "Оптимальное управление системами", Э.П. Сейдж, И.С. Уайт, стр. 216 -223, М. : "Радио и связь". 1982 г.

На основе оценок обслуженной и необслуженной нагрузки в блоке 9 производится расчет вероятности своевременной доставки пакета в соответствии с методикой, представленной в работе "Сборник молодых ученых за 1996 год", г. Орел, ВИПС, а также в статье "Методика оценки частного показателя эффективности линий многоканальной радиосвязи", Е.Г. Белобров, А.Ю. Сафонов, стр. 8-17. Для определения оптимальных значений позиционности сигналов и вероятности их повторной передачи, максимизирующих вероятность своевременной доставки пакета в системе связи множественного доступа, используются методы динамического программирования Белмана, заключающиеся в последовательном выполнении им пошаговой оптимизации, где оптимальное управление определяется лишь состоянием системы связи множественного доступа и целью и не зависит от состояния в предыдущие моменты времени. Устройство и принцип работы устройства дискретного динамического программирования, на основе принципов Белмана, рассмотрено в работе "Оптимальное управление системами" Э.П. Сейдж, И. С. Уайт (стр. 278 - 287).

Генератор случайных чисел 2, функциональная схема которого приведена на фиг. 2, работает следующим образом.

Изменение соотношения обслуженной и необслуженной нагрузки в канале множественного доступа приводит к изменению кодовой комбинации на входе демультиплексора 2.5.1. При этом сигнал с уровнем логической единицы с одного из k выходов демультиплексора 2.5.1 открывает по первому входу один из k элементов "И" 2.5.3, благодаря чему к выходу формирователя импульсов 2.5.2 оказываются подключенными соответствующие группы элементов "ИЛИ" 2.5.4 (и, соответственно, синхровходы соответствующих групп D-триггеров 2.5.6). Каждая группа D-триггеров 2.5.6 обеспечивает различную длину кодовой комбинации на выходе генератора случайных чисел 2. На информационных входах каждого из D-триггеров 2.5.6 имеют место случайно изменяющиеся во времени выходные напряжения независимых генераторов шума 2.5.5. Если в момент появления импульса на синхровходе i-го триггера 2.5.6 выходное напряжение i-го генератора шума 2.5.5 ниже порога срабатывания триггера, то на выходе триггера будет иметь место уровень логического нуля (в противном случае - уровень логической единицы). Случайная кодовая комбинация с выходов триггеров 2.5.6 поступает на информационные входы блоков 2.3, 2.4.

При поступлении кодовой комбинации приоритета на вторые входы схемы сравнения 2.3 последняя осуществляет сравнение выданной датчиком случайных чисел 2.5 комбинации с кодовой комбинацией приоритета. Если случайная комбинация больше кодовой комбинации приоритета (то есть выбран момент передачи для большего приоритета), то сигнал с уровнем логической единицы через элемент "ИЛИ" 2.2 обеспечивает повторное считывание случайной кодовой комбинации. Если случайная комбинация не больше кодовой комбинации приоритета, то сигнал с уровнем логической единицы поступает на последний вход многовходового элемента "И" 2.4, при этом случайная кодовая комбинация поступает на выход генератора случайных чисел 2.

Блок преобразования кодовых комбинаций 9, функциональная схема которого приведена на фиг. 3, работает следующим образом. Кодовые комбинации, характеризующие интенсивность потоков обслуженной и необслуженной нагрузки, поступающие на первый - К-й сигнальные входы блока преобразования кодовых комбинаций 9 с выходов фильтров Калмана 10.1 - 10.к соответственно, суммируются в сумматоре 9.1. Кодовая комбинация - результат сложения - с выходов сумматора 9.1 поступает на входы ПЗУ 9.2, в котором хранятся варианты решения на изменение параметров кодера 1, генератора случайных чисел 2 и счетчика 4. Очередное решение в виде кодовой комбинации с выходов ПЗУ 9.2 поступает на выход блока преобразования кодовых комбинаций 9.

Решающий блок 13, показанный на фиг. 4, работает следующим образом. Информация из канала множественного доступа с выхода коррелятора 14 поступает на вход решающего блока 13. Здесь отклик коррелятора поступает на входы компараторов 13.11. 1-13.11.n. Если величина отклика превышает порог срабатывания компаратора 13.11.1, но не превышает порога срабатывания компаратора 13.11.2 (то есть в канале множественного доступа работает только один корреспондент определенного приоритета), то сигнал с уровнем логической единицы с выхода компаратора 13.11.1 при посредстве формирователей импульсов 13.3 и 13.4 и инвертора 13.2 переводит триггер 15.6 в режим хранения логической единицы. При этом наличие на управляющем инверсном входе элемента "И" 13.8 уровня логического нуля приводит к появлению на выходе элемента "И" 13.8 сигнала с уровнем логической единицы, что обеспечивает прохождение информации через элемент "И" 13.9 на информационно-адресный выход решающего блока 13. Одновременно сигнал поступает на первый информационный выход решающего блока 13 (и далее на вход одного из счетчиков обслуженной нагрузки 12.1 - 12. К в соответствии с категорией срочности пакета сообщения). Если в канале множественного доступа произошел конфликт, то величина отклика коррелятора будет пропорциональна числу конфликтующих корреспондентов: поэтому на выходах k первых компараторов из общего числа n появляются сигналы с уровнем логической единицы, которые поступают на соответствующие входы преобразователя кодов 13.7, который со второго информационного выхода решающего блока 13 в последовательном коде передает кодовую комбинацию, соответствующую числу конфликтующих корреспондентов, на вход счетчика необслуженной нагрузки 11.

При передаче в канале множественного доступа информации содержимое пакета с информационно-адресного выхода решающего блока 13 поступает на информационно-адресный вход блока анализа адреса и категории срочности 15, показанного на фиг. 5. При этом импульс с выхода формирователя импульсов 15.4 переводит RS триггеры 15.2, 15.3 в единичное состояние. В результате последовательность тактовых импульсов через открытые элементы "И" 15.6, 15.7 поступает на тактовые входы (входы C1) счетчиков 15.9,15.10.

Счетчик 15.9 отсчитывает количество символов заголовка, предшествующих символам адреса, после чего сигналом с уровнем логической единицы переводит RS-триггер 15.2 в нулевое состояние (поступление тактовых импульсов на вход счетчика 15.9 прекращается), а RS-триггеры 15.14, 15.15 - в единичное (при этом на тактовый вход (вход С) регистра сдвига 15.5 поступает последовательность тактовых импульсов, а на его информационный вход (вход D) - последовательность символов заголовка пакета, начиная с первого символа адреса).

Счетчик 15.10, закончив отсчет количества символов, предшествующих символам адреса, и количества символов самого адреса, выдает сигнал с уровнем логической единицы на входы "Сброс" (входы R) RS-триггеров 15.14, 15.3, 15.15 и переводит их в нулевое состояние. При этом поступление информации и тактовых импульсов на входы регистра сдвига 15.5 прекращается. Кодовая комбинация адреса, выделенная из заголовка пакета, в параллельном коде поступает с выходов регистра сдвига 15.5 на входы элемента "ИЛИ" 15.8 (при этом сигнал с уровнем логической единицы с выхода элемента "ИЛИ" 15.8 поступает на вход "Сброс" (вход R) регистра сдвига 15.5 и переводит его в нулевое состояние), а также на первые входы сумматоров по модулю два 15.11.1 - 15.11.n, при этом на вторые входы последних поступает кодовая комбинация собственного адреса. Если адрес в заголовке пакета совпал с собственным адресом, то появляется сигнал на первом информационном выходе устройства (в противном случае появляется сигнал на втором информационном выходе устройства).

Блок задержки 16, функциональная схема которого приведена на фиг. 8, работает следующим образом. Поступающая на вход блока 16 кодовая комбинация приоритета передаваемого пакета поступает на входы демультиплексора 16.1, при этом на одном из выходов последнего (каждый выход соответствует одному из приоритетов) появляется сигнал с уровнем логической единицы, который в зависимости от приоритета задерживается на соответствующее число временных интервалов Δt (для i-го приоритета задержка составляет (i-1) Δt) и через многовходовый элемент "И" 16.2 поступает на выход блока задержки 16.

Изобретение относится к вычислительной технике и может быть использовано в узлах коммутации пакетов сети передачи данных автоматизированной системы управления. Техническим результатом является обеспечение повышения пропускной способности канала связи за счет адаптации к изменению параметров. Устройство содержит кодер, генератор случайных чисел, первый и второй элементы "И" RS-триггер, блок сравнения, блок преобразования кодовых комбинаций, фильтры Калмана, счетчики обслуженной и необслуженной нагрузки, коррелятор, решающий блок, блок анализа адреса и категории срочности и блок задержки. 8 ил.

Устройство управления передачей пакетной информации по радиоканалу, содержащее кодер, генератор случайных чисел, синхронизатор, счетчик, первый и второй элементы И, RS-триггер, блок сравнения, блок преобразования кодовых комбинаций, первый и второй дискретные фильтры Калмана, счетчик необслуженной нагрузки и первый счетчик обслуженной нагрузки, коррелятор, решающий блок, блок анализа адреса и категории срочности, причем информационный вход и сигнальный выход кодера являются соответственно информационным входом и сигнальным выходом устройства, выход блока преобразования кодовых комбинаций подключен к сигнальному входу кодера, информационному входу генератора случайных чисел и информационному входу счетчика, выход которого подключен к первому входу блока сравнения, второй вход которого соединен с выходом генератора случайных чисел, управляющий вход которого подключен к выходу первого элемента И и входу сброса RS-триггера, вход установки которого подключен к выходу блока сравнения, являющемся управляющим выходом устройства, выход RS-триггера подключен ко второму входу второго элемента И, первый вход которого соединен с выходом синхронизатора и управляющим входом счетчика, а выход второго элемента И соединен со вторым входом первого элемента И, вход коррелятора является сигнальным входом устройства, а выход коррелятора подключен к входу решающего блока, информационно-адресный выход которого подключен к информационно-адресному входу блока анализа адреса и категории срочности, а первый и второй управляющие выходы решающего блока подключены к входам соответственно счетчика необслуженной нагрузки и первого счетчика обслуженной нагрузки, выходы счетчика необслуженной нагрузки и первого счетчика обслуженной нагрузки подключены к входам соответственно первого и второго фильтров Калмана, выходы которых подключены соответственно к первому и второму входам блока преобразования кодовых комбинаций, вход адреса и категории срочности блока анализа адреса и категории срочности является входом адреса и категории срочности устройства, а первый и второй информационные выходы блока анализа адреса и категории срочности являются соответственно первым и вторым информационными выходами устройства, отличающееся тем, что дополнительно введены блок задержки, k - 2 фильтров Калмана, где k > 3, и p = k - 2 счетчиков обслуженной нагрузки, причем управляющий вход блока задержки является управляющим входом устройства, а выход блока задержки подключен к первому входу первого элемента И приоритетный вход блока задержки является приоритетным входом устройства и подключен к второму входу генератора случайных чисел, третий, четвертый, ... , k-й информационные выходы решающего блока подключены к входам соответственно второго, третьего, . . . , р + 1-го счетчиков обслуженной нагрузки, выходы которых подключены к входам соответственно третьего, четвертого, ... , k-го фильтров Калмана, выходы которых подключены соответственно к третьему, четвертому, ... , k - му входам блока преобразования кодовых комбинаций.