УСТРОЙСТВО ДЛЯ РАСПОЗНАВАНИЯ ОБРАЗОВ Российский патент 2002 года по МПК G06K9/62 

Изобретение относится к автоматике и вычислительной технике и предназначено для использования в системах автоматического распознавания образов, в частности для распознавания состояний сложных технологических объектов по спектральным характеристикам их параметров.

Известно устройство для распознавания образов по авторскому свидетельству N 860100 (опубл. 30.08.81, БИ N 32, МКИ G 06 К 9/00), используемое для идентификации графических образов и состояний объектов, которое по своей технической сущности является наиболее близким к предлагаемому устройству. Это устройство содержит блок памяти, два блока сравнения, информационные входы которых подключены ко входу устройства и выходам блока памяти, логический элемент ИЛИ, входы которого подключены к выходам блоков сравнения, а выход - к информационному входу выходного блока, в качестве которого использован кольцевой сдвиговый регистр; адресный счетчик, выходы которого подключены к адресным входам блока памяти, и блок управления, выходы которого подключены к управляющим входам блоков сравнения, блока памяти, адресного счетчика и выходного блока.

Недостатком устройства-прототипа является низкая достоверность распознавания, обусловленная тем, что при случайном выходе значения любого признака за границы доверительного интервала устройство распознавания образов дает ошибочный результат, причем вероятность ошибки пропорциональна числу признаков вектора образа.

Техническим результатом настоящего изобретения является повышение достоверности распознавания образов.

Для достижения результата в устройстве для распознавания образов, содержащем блок памяти, счетчик адресов, выходы которого подключены к адресным входам блока памяти, выходной блок, логический элемент, выход которого подключен к информационному входу выходного блока, два блока сравнения, информационные входы которых подключены ко входу устройства и к выходам блока памяти, а выходы - ко входам логического элемента, и блок управления, первый и второй выходы которого соединены соответственно с управляющими входами блока памяти и счетчика, в качестве логического элемента использован первый логический элемент И, а в качестве выходного блока - блок сдвиговых регистров, а также дополнительно включены второй логический элемент И и демультиплексор, причем выход первого логического элемента И подключен к первому входу второго элемента И, второй вход которого подключен к третьему выходу блока управления, а выход - к информационному входу демультиплексора, адресный вход демультиплексора соединен с выходом блока памяти, выходы демультиплексора подключены к сдвиговым входам блока сдвиговых регистров, выходы которого являются выходами устройства, а блок сдвиговых регистров содержит k m-разрядных сдвиговых регистров, где k - число распознаваемых классов, a m - доверительный порог распознавания, причем информационные входы первых разрядов всех сдвиговых регистров объединены и подключены к информационному входу блока, сдвиговые входы каждого регистра подключены соответственно к сдвиговым входам блока, а последние разряды сдвиговых регистров подключены к выходам устройства.

На фиг. 1 представлена структурная схема предлагаемого устройства, а на фиг.2 - структурная схема блока сдвиговых регистров.

Устройство содержит два блока сравнения 1 и 2, блок памяти 3, адресный счетчик 4, два логических элемента И 5 и 6, демультиплексор 7, блок сдвиговых регистров 8 и блок управления 9, причем первые входы блоков сравнения 1 и 2 подключены ко входу устройства, вторые входы соединены с выходом блока памяти, а выходы блоков сравнения 1 и 2 подключены ко входам первого логического элемента И 5, выход которого подключен к информационному входу блока сдвиговых регистров 8 и к первому входу второго логического элемента И 6, второй вход второго логического элемента И подключен к третьему выходу блока управления 9, первый и второй выходы которого подключены соответственно к управляющему входу блока памяти 3 и к счетному входу счетчика 4, выходы счетчика 4 подключены к адресным входам блока памяти 3, а выход второго логического элемента И 6 подключен к информационному входу демультиплексора 7, адресный вход которого подключен к выходу блока памяти 3, а выходы подсоединены к сдвиговым входам блока сдвиговых регистров 8, выходы блока сдвиговых регистров являются выходами устройства. В предлагаемом устройстве блок сдвиговых регистров 8 содержит k m-разрядных сдвиговых регистров, где k - число распознаваемых классов, a m - доверительный порог распознавания, причем информационные входы первых разрядов всех сдвиговых регистров объединены и подключены к информационному входу I блока, сдвиговые входы каждого регистра подключены соответственно к сдвиговым входам Сl-Ck блока, а последние разряды сдвиговых регистров подключены к выходам устройства.

Предлагаемое устройство работает следующим образом. В исходном состоянии все регистры блока сдвиговых регистров и адресный счетчик обнулены. Блок памяти содержит данные о границах доверительных диапазонов изменения признаков для всех классов, причем в каждой ячейке памяти хранятся максимальное и минимальное значения диапазонов, а также код класса, которому принадлежит этот диапазон. При поступлении первого признака P₁ на вход устройства на информационные входы блоков сравнения 1 и 2 подаются значения признака P₁ и границ его доверительного диапазона, при этом на адресный вход демультиплексора 7 из блока памяти 3 подается код соответствующего класса. При соответствии величины признака на входе устройства предъявленному диапазону на оба входа логического элемента И 5 поступают два сигнала высокого уровня. При этом с выхода первого элемента И 5 сигнал высокого уровня поступает на первый вход второго логического элемента И 6 и на информационный вход блока сдвиговых регистров 8. На второй вход второго элемента И 6 из блока управления поступает импульс сдвига, который через демультиплексор 7 подается на вход того сдвигового регистра, адрес которого установлен на адресном входе демультиплексора 7. При этом единичный сигнал высокого уровня заносится в первый разряд соответствующего сдвигового регистра. В случае несоответствия величины признака P₁ предъявленному диапазону на одном или обоих выходах блоков сравнения 1 и 2 появляется сигнал низкого уровня. Несовпадение или отсутствие сигналов высокого уровня на входах первого логического элемента И 5 запрещает прохождение сигнала сдвига из блока управления через второй вход второго элемента И 6 и демультиплексор 7 на сдвиговый вход выбранного по адресу сдвигового регистра, и последний сохраняет свое состояние. Далее аналогично по сигналам из блока управления 9 на счетный вход счетчика 4 и на управляющий вход блока памяти 3 производится определение соответствия величины признака P₁ диапазону изменения второго класса и т.д. В результате проверки на соответствие величины первого признака диапазонам всех классов при подтверждении соответствия в первых разрядах сдвиговых регистров запишутся единицы, в случае несоответствия - сохранятся нули. Анализ остальных признаков вектора образа производится аналогично. При этом в случае соответствия величины признака диапазону класса в соответствующем сдвиговом регистре блока 8 производится последовательная запись со сдвигом единиц, в случае несоответствия - сохранение нулей. Идентификация образа производится по окончании проверки всех признаков вектора образа по конечному состоянию последних разрядов сдвиговых регистров блока 8, в котором порядковый номер сдвигового регистра соответствует номеру класса. При наличии ситуаций, когда один или несколько признаков при распознавании одного класса выходят за границы доверительного интервала или попадают в диапазоны других классов в предлагаемом устройстве ошибки распознавания в отличие от устройства-прототипа не происходит, поскольку результат распознавания формируется по большинству признаков, а число разрядов m сдвиговых регистров выбирается с учетом возможного числа таких ситуаций, причем должно выдерживаться соотношение: m/≥f+1, где f - наиболее вероятное число выходов признака за пределы заданного диапазона величин, которое не должно превышать числа, соответствующего половине всех признаков вектора образа. То есть: f≤]n/2[, где функционал в обратных квадратных скобках означает целую часть отношения, n - общее число признаков, причем n>m. Например, для учета однократного выхода - число разрядов сдвигового регистра равно двум. В данном случае результат ошибочного распознавания останется в первом разряде сдвигового регистра, а во втором разряде будет достоверный результат. Поскольку число разрядов сдвиговых регистров m меньше числа признаков вектора образа n, то результаты принадлежности начальных признаков по ходу анализа всех признаков будут выдвигаться из сдвиговых регистров.

Предложенная структура устройства, в целом, и блока сдвиговых регистров, в частности, позволяет отфильтровывать результаты ошибочного распознавания в первых разрядах сдвиговых регистров и сохранять достоверный результат в последних разрядах, подключенных к выходу устройства. При этом устраняется необходимость сохранения результатов принадлежности по всем признакам и соответственно нерациональная избыточность, за счет сокращения до величины m числа разрядов в сдвиговых регистрах.

Таким образом, предлагаемое устройство, в отличие от известного, имеет большую достоверность распознавания образов, причем, если в известном устройстве с увеличением числа признаков достоверность уменьшалась, в предлагаемом устройстве в аналогичных условиях, например, при равных вероятностях выхода признаков заграницы диапазонов, она будет возрастать. К достоинствам предлагаемого устройства, помимо основного, следует отнести удобство работы с ним за счет организации блока памяти, при которой в одну ячейку, помимо данных о границах диапазона, записывается и адрес класса, что позволяет записывать данные о классах в произвольном порядке. Кроме того, предлагаемое устройство обладает большей гибкостью при перенастройке в случае изменения числа признаков и классов, а также - требований к достоверности распознавания. Это обеспечивается возможностью изменения в блоке памяти как границ диапазона, так и кодов классов, а также возможностью введения рациональной избыточности по числу сдвиговых регистров и числу m и подключения к выходу устройства соответствующих разрядов сдвиговых регистров. Предлагаемое устройство имеет то же быстродействие, что и известное, и незначительные дополнительные аппаратурные затраты. Оно может быть реализовано на базе доступных серийных интегральных микросхем, например блоки сравнения - на микросхемах типа К155СП1, демультиплексор - К155ИД3, сдвиговые регистры - К155ИР1, блок управления и элементы И - на базе серии микросхем К 155, счетчик адреса - К155ИЕ7, а блок памяти на микросхемах серии КР558РР1. Предлагаемое устройство предназначено для распознавания состояний объектов по спектральным характеристикам его параметров, например по оценкам амплитудного спектра, полученным для ряда гармоник, и может быть использовано для идентификации графических образов, например подписи человека.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах автоматического распознавания образов для распознавания состояний объектов по спектральным характеристикам их параметров, а также для распознавания подписи человека. Техническим результатом является повышение достоверности распознавания за счет принятия решения по большинству попаданий исследуемых признаков распознавания в доверительные диапазоны их изменения. Устройство содержит блок памяти, счетчик адресов, два блока сравнения, блок управления, два элемента И, блок сдвиговых регистров и демультиплексор. 1 з.п.ф-лы, 2 ил.

1. Устройство для распознавания образов, содержащее блок памяти, счетчик адресов, выходы которого подключены к адресным входам блока памяти, выходной блок, логический элемент, выход которого подключен к информационному входу выходного блока, два блока сравнения, информационные входы которых подключены ко входу устройства и к выходам блока памяти, а выходы - ко входам логического элемента, и блок управления, первый и второй выходы которого соединены соответственно с управляющими входами блока памяти и счетчика адресов, отличающееся тем, что в нем в качестве логического элемента использован первый логический элемент И, а в качестве выходного блока - блок сдвиговых регистров, а также дополнительно включены второй логический элемент И и демультиплексор, причем выход первого логического элемента И подключен к первому входу второго элемента И, второй вход которого подключен к третьему выходу блока управления, а выход - к информационному входу демультиплексора, адресный вход демультиплексора соединен с выходом блока памяти, а выходы демультиплексора подключены к сдвиговым входам блока сдвиговых регистров, выходы которого являются выходами устройства. 2. Устройство по п. 1, отличающееся тем, что блок сдвиговых регистров содержит k m-разрядных сдвиговых регистров, где k - число распознаваемых классов, а m - порог распознавания, причем информационные входы первых разрядов всех сдвиговых регистров объединены и подключены к информационному входу блока сдвиговых регистров, сдвиговые входы каждого сдвигового регистра подключены соответственно к сдвиговым входам блока сдвиговых регистров, а последние разряды сдвиговых регистров подключены к выходам устройства.