Предлагаемое изобретение относится к радиотехнике и может использоваться для формирования набора синусоидальных сигналов с равномерным шагом частоты в приемных и передающих устройствах с малым временем перестройки в широком диапазоне частот, например, в системах связи с псевдослучайной перестройкой.
Широко известна схема синтезатора частот, включающая опорный генератор, делитель частоты с фиксированным коэффициентом деления, управляемый генератор, делитель частоты с переменным коэффициентом деления, частотно-фазовый детектор и фильтр нижних частот, образующих кольцо фазовой автоподстройки частоты управляемого генератора (см. Левин В.А., Малиновский В.Н., Романов С.К. Синтезаторы частот с системой импульсно-фазовой автоподстройки. - М.: Радио и связь, 1989, стр.32-40) [1].
Известна аналогичная схема синтезатора, в которой используется частотно-фазовый детектор с тремя устойчивыми состояниями (заряд, нейтральное состояние, разряд) и блоком генераторов тока заряда/разряда (см., например, Gardner F.M. Charge-Pump Phase-Lock Loops. // IEEE Transactions on Communications. Vol. com-28, №11 November, 1980, p.1849-1858, пат. US 5055803) [2].
Такие типы синтезаторов характеризуются простотой схемной реализации и обеспечивают высокие качественные параметры выходного сигнала. Применение частотно-фазового детектора совместно с блоком генераторов тока заряда/разряда упрощает схему синтезатора, увеличивает ослабление паразитных гармоник частоты сравнения в спектре выходного сигнала и повышает качество автоподстройки управляемого генератора. В такой схеме синтезатора подстройка частоты управляемого генератора производится с точностью до фазы опорного генератора, т.е. система автоподстройки частоты имеет астатизм по фазе (см. Шахгильдян В.В., Ляховкин А.А. Системы фазовой автоподстройки частоты, М.: Связь, 1972, стр.278-280) [3]. Это расширяет область применения такого синтезатора в аппаратуре связи.
Однако, недостатком приведенных выше синтезаторов является довольно низкое быстродействие, так как оно определяется постоянными значениями коэффициента усиления и полосы пропускания кольца фазовой автоподстройки.
Наиболее близким по физической сущности и технической реализации к предлагаемому синтезатору является синтезатор частот, описанный в патенте US 4156855 "Phase-locked loop with variable gain and bandwidth". H 03 B 3/04, May, 29, 1979, [4] структурная схема которого приведена на фиг.1.
Синтезатор частот содержит управляемый генератор 1, делитель 2 частоты с переменным коэффициентом деления, частотно-фазовый детектор 3, опорный генератор 4, делитель 5 частоты с фиксированным коэффициентом деления, блок 6 управляемых генераторов тока заряда/разряда, блок 7 определения синхронизма по фазе, фильтр 8 нижних частот.
Выход управляемого генератора 1 синтезатора является выходом высокой частоты и соединен с входом делителя 2 частоты с переменным коэффициентом деления, выход которого соединен с синхронизируемым входом частотно-фазового детектора 3 и с синхронизируемым входом блока 7 определения синхронизма по фазе. Выход делителя 5 частоты с фиксированным коэффициентом деления соединен с входом сигнала синхронизации частотно-фазового детектора 3 и со входом сигнала синхронизации блока 7 определения синхронизма по фазе. Вход делителя 5 частоты с фиксированным коэффициентом деления соединен с выходом опорного генератора 4. Первый выход частотно-фазового детектора 3 является выходом сигнала заряда и соединен с первым входом блока 6 управляемых генераторов тока заряда/разряда, который является коммутационным входом заряда генераторов. Второй выход частотно-фазового детектора 3 является выходом сигнала разряда и соединен со вторым входом блока 6 управляемых генераторов тока заряда/разряда, который является коммутационным входом разряда генераторов. Выход ϕ блока 7 определения синхронизма по фазе соединен с третьим входом блока 6 управляемых генераторов тока заряда/разряда, управляющим величиной тока генераторов, и коммутирующим входом ключа 9, входящего в состав фильтра 8 нижних частот. Фильтр 8 нижних частот содержит ключ 9, конденсатор С2, последовательно соединенные конденсатор С1, резистор R1 и резистор R2, второй вывод которого заземлен. Первые выводы конденсаторов С1 и С2 объединены с выходом блока 6 управляемых генераторов тока заряда/разряда. Выход блока 6 управляемых генераторов тока заряда/разряда соединен с управляющим входом управляемого генератора 1, замыкая кольцо фазовой автоподстройки частоты управляемого генератора 1. Второй вывод конденсатора С2 заземлен. Точка соединения резисторов R1 и R2 соединена с первым выводом ключа 9, второй вывод которого заземлен.
Схема работает следующим образом.
При отклонении выходной частоты управляемого генератора 1 от частоты ω0, соответствующей режиму синхронизма по фазе, на выходах частотно-фазового детектора 3 появляются импульсные сигналы заряда или разряда, длительность которых равна разности времени прихода импульсов с делителя 2 частоты с переменным коэффициентом деления и делителя 5 частоты с фиксированным коэффициентом деления на входы частотно-фазового детектора 3. Частотно-фазовый детектор 3 выполнен на триггерах, имеет выходы в форме трех состояний цифровой логики (заряд, нейтральное состояние, разряд) и работает по принципу запоминания и хранения информации о поступлении входных сигналов. Состояния частотно-фазового детектора 3 вызываются передними фронтами входных импульсов с делителя частоты с фиксированным коэффициентом деления 5 и делителя 2 частоты с переменным коэффициентом деления. Когда импульсные сигналы на синхронизируемом входе частотно-фазового детектора 3 опережают по времени импульсы на входе, на который поступают сигналы синхронизации, то на выходе частотно-фазового детектора 3 появляются импульсы сигнала разряда, а если наоборот отстают по времени, то появляются импульсы сигнала заряда. В случае совпадения по времени передних фронтов этих сравниваемых импульсных последовательностей частотно-фазовый детектор 3 находится в нейтральном состоянии. При этом импульсы на выходах сигналов заряда и разряда отсутствуют. В результате блок 6 управляемых генераторов тока заряда/разряда также находится в пассивном нейтральном состоянии. Это состояние соответствует режиму синхронизма по фазе кольца фазовой автоподстройки и на выходе блока 7 определения синхронизма по фазе появляется соответствующий сигнал «ϕ». Блок 7 определения синхронизма по фазе представляет собой триггерную схему. Входные сигналы предварительно проходят через формирователи импульсов, длительность которых составляет около 10% от периода импульсного сигнала синхронизации. В качестве формирователей импульсов используются ждущие мультивибраторы. При временном интервале между моментами прихода импульсов на входы блока 7 определения синхронизма по фазе, превышающем длительность импульсов, на выходе триггерной схемы появляется сигнал «ϕ» с уровнем логической 1, а при временном интервале, попадающем в 10% зону - сигнал с уровнем логического 0, соответствующего состоянию синхронизма по фазе. Для преобразования логических состояний частотно-фазового детектора 3 в аналоговый сигнал, подходящий для подстройки управляемого генератора 1, используется блок 6 управляемых генераторов тока заряда/разряда.
Блок 6 управляемых генераторов тока заряда/разряда представляет собой устройство, состоящее из двух последовательно соединенных генераторов тока заряда и разряда, генерирующих в соответствии с управляющим сигналом токи заряда и разряда (см., например, Gardner F.M. Charge-Pump Phase-Lock Loops. // IEEE Transactions on Communications. Vol. com-28, №11 November, 1980, p.1849-1858, пат. US 5055803) [5]. Точка соединения этих генераторов служит для подключения последних к фильтру 8 нижних частот. Управление генераторами тока заряда/разряда, т.е. перевод в активное состояние, осуществляется подачей соответствующих сигналов заряда и разряда с частотно-фазового детектора 3. Генераторы тока имеют одинаковую, но с противоположным знаком, величину тока, которую можно изменять с помощью сигнала на входе коммутации (в данном случае сигнал синхронизма по фазе «ϕ»). Блок 6 управляемых генераторов тока заряда/разряда применяется для преобразования сигнала рассогласования сравниваемых входных сигналов частотно-фазового детектора 3 в аналоговый сигнал подстройки управляемого генератора 1 через фильтр 8 нижних частот, от параметров которого в значительной степени зависят динамические и статические параметры кольца фазовой автоподстройки. Под воздействием выходных сигналов заряда или разряда частотно-фазового детектора 3 через блок 6 управляемых генераторов тока заряда/разряда напряжение подстройки управляемого генератора 1 на выходе фильтра 8 нижних частот меняется до тех пор, пока частота управляемого генератора 1 не станет равна частоте ω0. Длительность выходных импульсов сигналов заряда или разряда с частотно-фазового детектора 3 в установившемся режиме синхронизма по фазе кольца автоподстройки стремится к нулю, т.е. частотно-фазовый детектор 3 переходит в режим нейтрального состояния. Использование в замкнутом кольце фазовой автоподстройки частотно-фазового детектора 3 и блока 6 управляемых генераторов тока заряда/разряда позволяет получить нулевую статическую фазовую ошибку, т.е. астатизм по фазе (система типа 2 в [5]). В этой схеме синтезатора на время переходного процесса перестройки кольцо фазовой автоподстройки переводится в режим с увеличенным значением тока заряда и разряда блока 6 управляемых генераторов тока заряда/разряда с помощью блока 7 определения синхронизма по фазе. Кроме того, используется фильтр нижних частот 8 с переменной полосой пропускания по сигналу синхронизма по фазе «ϕ» с блока 7 определения синхронизма по фазе: с широкой - в момент переходного процесса и узкой - в условиях синхронизма по фазе с помощью ключа 9. С помощью ключа 9 изменяются постоянные времени фильтра 8 нижних частот и, следовательно, его полоса пропускания.
Таким образом, кольцо фазовой автоподстройки в зависимости от фазового рассогласования по сигналу синхронизма по фазе с выхода блока 7 определения синхронизма по фазе работает в режиме широкой полосы с увеличенным коэффициентом для ускорения переходного процесса перестройки частоты, а при достижении синхронизма по фазе переводится в режим номинального значения полосы и усиления для достижения приемлемых статических параметров.
Существенным недостатком такой системы является то, что в ней не увязываются моменты времени изменения значения токов заряда и разряда блока 6 управляемых генераторов тока заряда/разряда со значениями полосы пропускания фильтра 8 нижних частот. Это приводит к резким броскам управляющего напряжения управляемого генератора 1 и, как следствие, к потере устойчивости кольца фазовой автоподстройки, а это в свою очередь ведет к замедленному характеру переходного процесса перестройки частоты.
Задачей, которую решает предлагаемое изобретение, является применение в синтезаторе частот кольца фазовой автоподстройки, близкого к оптимальному по быстродействию. В предлагаемом синтезаторе с переменным усилением и полосой пропускания кольца переходной процесс при смене выходных частот существенно улучшается и сокращается его длительность за счет изменения в определенные моменты времени структуры фильтра нижних частот и параметров блока генераторов тока заряда/разряда в течение переходного процесса.
Для решения этой задачи предлагаются два варианта синтезатора частот.
По первому варианту в синтезатор частот с переменными усилением и полосой пропускания кольца фазовой автоподстройки, содержащий управляемый генератор, делитель частоты с переменным коэффициентом деления, частотно-фазовый детектор, опорный генератор, делитель частоты с фиксированным коэффициентом деления, блок управляемых генераторов тока заряда/разряда, блок определения синхронизма по фазе, фильтр нижних частот, в состав которого входят первый ключ, первый и второй конденсаторы, первый и второй резисторы, причем выход управляемого генератора соединен со входом делителя частоты с переменным коэффициентом деления и является выходом высокой частоты, выход делителя частоты с переменным коэффициентом деления соединен с первым, синхронизируемым, входом частотно-фазового детектора и с первым, синхронизируемым, входом блока определения синхронизма по фазе, выход делителя частоты с фиксированным коэффициентом деления соединен со вторым входом частотно-фазового детектора, который является входом сигнала синхронизации, и со вторым входом блока определения синхронизма по фазе, который является входом сигнала синхронизации, первый вход делителя частоты с фиксированным коэффициентом деления является опорным и соединен с выходом опорного генератора, первый и второй выходы частотно-фазового детектора, которые являются выходами сигналов заряда и разряда, соединены соответственно с первым и вторым входами блока управляемых генераторов тока заряда/разряда, которые являются соответственно входами заряда и разряда генераторов, выход блока управляемых генераторов тока заряда/разряда соединен с управляющим входом управляемого генератора и первым выводом первого конденсатора фильтра нижних частот,
согласно изобретению дополнительно введены микроконтроллер, блок определения синхронизма по частоте, а в состав фильтра нижних частот введен второй ключ, причем первый, синхронизируемый, вход блока определения синхронизма по частоте соединен с выходом делителя частоты с переменным коэффициентом деления, второй вход блока определения синхронизма по частоте, который является входом сигнала синхронизации, соединен с выходом делителя частоты с фиксированным коэффициентом деления, выход блока определения синхронизма по частоте является выходом сигнала синхронизма по частоте и соединен с первым информационным входом микроконтроллера, выход блока определения синхронизма по фазе является выходом сигнала синхронизма по фазе и соединен со вторым информационным входом микроконтроллера, первый выход микроконтроллера является выходом сигнала синхронизма по частоте и соединен с коммутационным входом второго ключа, второй выход микроконтроллера является выходом сигнала синхронизма по фазе и соединен с коммутационным входом первого ключа, третий выход микроконтроллера является выходом сигнала сброса и соединен со входами установки исходного состояния делителя частоты с переменным коэффициентом деления, делителя частоты с фиксированным коэффициентом деления и частотно-фазового детектора, четвертый выход микроконтроллера, который является управляющим выходом, соединен с третьим входом блока управляемых генераторов тока заряда/разряда, который является входом коммутации величины тока, кроме того, второй вывод первого конденсатора соединен с первыми объединенными выводами второго конденсатора, первого и второго резисторов, второго ключа, второй вывод второго конденсатора объединен со вторым выводом первого резистора и заземлен, второй вывод второго резистора соединен с первым выводом первого ключа, второй вывод которого заземлен, второй вывод второго ключа также заземлен.
По второму варианту в синтезатор частот с переменными усилением и полосой пропускания кольца фазовой автоподстройки, содержащий управляемый генератор, делитель частоты с переменным коэффициентом деления, частотно-фазовый детектор, опорный генератор, делитель частоты с фиксированным коэффициентом деления, блок управляемых генераторов тока заряда/разряда, блок определения синхронизма по фазе, фильтр нижних частот, в состав которого входят первый ключ, первый и второй конденсаторы, первый и второй резисторы, причем выход управляемого генератора соединен со входом делителя частоты с переменным коэффициентом деления и является выходом высокой частоты, выход делителя частоты с переменным коэффициентом деления соединен с первым, синхронизируемым, входом частотно-фазового детектора и с первым, синхронизируемым, входом блока определения синхронизма по фазе, выход делителя частоты с фиксированным коэффициентом деления соединен со вторым входом частотно-фазового детектора, который является входом сигнала синхронизации, и со вторым входом блока определения синхронизма по фазе, который является входом сигнала синхронизации, опорный вход делителя частоты с фиксированным коэффициентом деления соединен с выходом опорного генератора, выход блока управляемых генераторов тока заряда/разряда соединен со входом фильтра нижних частот,
согласно изобретению дополнительно введены микроконтроллер, блок определения синхронизма по частоте, а в состав фильтра нижних частот введен второй ключ и операционный усилитель, причем первый и второй выходы частотно-фазового детектора, которые являются выходами сигналов заряда и разряда, соединены соответственно со вторым и первым входами блока управляемых генераторов тока заряда/разряда, которые являются соответственно входами разряда и заряда, первый, синхронизируемый, вход блока определения синхронизма по частоте соединен с выходом делителя частоты с переменным коэффициентом деления, второй вход блока определения синхронизма по частоте, который является входом сигнала синхронизации, соединен с выходом делителя частоты с фиксированным коэффициентом деления, выход блока определения синхронизма по частоте является выходом сигнала синхронизма по частоте и соединен с первым информационным входом микроконтроллера, выход блока определения синхронизма по фазе является выходом сигнала синхронизма по фазе и соединен со вторым информационным входом микроконтроллера, первый выход микроконтроллера является выходом сигнала синхронизма по частоте и соединен с коммутационным входом второго ключа, второй выход микроконтроллера является выходом сигнала синхронизма по фазе и соединен с коммутационным входом первого ключа, третий выход микроконтроллера является выходом сигнала сброса и соединен со входами установки исходного состояния делителя частоты с переменным коэффициентом деления, делителя частоты с фиксированным коэффициентом деления и частотно-фазового детектора, четвертый выход микроконтроллера, который является управляющим выходом, соединен с третьим входом блока управляемых генераторов тока заряда/разряда, который является входом коммутации величины тока, кроме того, выход блока управляемых генераторов тока заряда/разряда объединен с первым выводом второго конденсатора и первым входом операционного усилителя, второй вывод второго конденсатора соединен с первыми выводами первого конденсатора, первого резистора, второго резистора, первого ключа, точкой соединения второго вывода второго резистора и второго ключа, вторые выводы первого конденсатора, первого резистора, первого и второго ключей, выход операционного усилителя объединены и соединены с управляющим входом управляемого генератора, второй вход операционного усилителя является входом опорного напряжения.
Сопоставительный анализ вариантов синтезатора частот с переменными усилением и полосой пропускания кольца фазовой автоподстройки с прототипом показывает, что предлагаемые изобретения существенно отличаются от известного решения, так как позволяют существенно улучшить переходной процесс и сократить его длительность при смене выходных частот.
Сопоставительный анализ заявляемых решений с другими техническими решениями в данной области техники не позволил выявить признаки, заявленные в отличительных частях формул изобретений. Следовательно, заявляемые решения отвечают критериям "новизна", "техническое решение задачи", "существенные отличия" и обладают неочевидностью решения.
Графические материалы, представленные в материалах заявки:
Фиг.1 - структурная схема устройства прототипа.
Фиг.2 - структурная схема предлагаемого устройства (первый вариант).
Фиг.3 - структурная схема предлагаемого устройства (второй вариант).
Фиг.4 - временная диаграмма состояния коммутирующих сигналов.
Фиг.5 - переходные процессы при смене частоты.
На Фиг.2 приведена структурная схема предлагаемого устройства (первый вариант). Предлагаемый синтезатор частот содержит управляемый генератор 1, делитель 2 частоты с переменным коэффициентом деления, частотно-фазовый детектор 3, опорный генератор 4, делитель 5 частоты с фиксированным коэффициентом деления, блок 6 управляемых генераторов тока заряда/разряда, блок 7 определения синхронизма по фазе, фильтр 8 нижних частот, микроконтроллер 11, блок 12 определения синхронизма по частоте. В состав фильтра 8 нижних частот входят первый ключ 9 и второй ключ 10, первый С1 и второй С2 конденсаторы и первый R1 и второй R2 резисторы. Выход управляемого генератора 1 синтезатора соединен с входом делителя 2 частоты с переменным коэффициентом деления и является выходом высокой частоты. Выход делителя 2 частоты с переменным коэффициентом деления соединен с первым, синхронизируемым, входом частотно-фазового детектора 3 и с первым, синхронизируемым, входом блока 7 определения синхронизма по фазе и с первым, синхронизируемым, входом блока 12 определения синхронизма по частоте. Выход делителя 5 частоты с фиксированным коэффициентом деления соединен со вторым входом частотно-фазового детектора 3, который является входом сигнала синхронизации, со вторыми входами блока 7 определения синхронизма по фазе и блока 12 определения синхронизма по частоте, которые являются входами сигнала синхронизации. Первый вход делителя 5 частоты с фиксированным коэффициентом деления является опорным и соединен с выходом опорного генератора 4. Первый выход частотно-фазового детектора 3, который является выходом сигнала заряда, соединен с входом заряда генераторов блока 6 управляемых генераторов тока заряда/разряда, второй выход частотно-фазового детектора 3, который является выходом сигнала разряда, соединен с входом разряда генераторов блока 6 управляемых генераторов тока заряда/разряда. Выход блока 12 определения синхронизма по частоте (выход «f») является выходом сигнала синхронизма по частоте, соединен с первым информационным входом микроконтроллера 11, выход блока 7 определения синхронизма по фазе (выход «ϕ») является выходом сигнала синхронизма по фазе и соединен со вторым информационным входом микроконтроллера 11. Первый выход микроконтроллера 11 (выход «f'») является выходом сигнала синхронизма по частоте и соединен с коммутационным входом второго ключа 10, второй выход микроконтроллера 11 (выход «ϕ'») является выходом сигнала синхронизма по фазе и соединен с коммутационным входом первого ключа 9.
Третий выход микроконтроллера 11 является выходом сигнала сброса и соединен с входами установки исходного состояния делителя 2 частоты с переменным коэффициентом деления, делителя 5 частоты с фиксированным коэффициентом деления и частотно-фазового детектора 3. Четвертый выход микроконтроллера 11, который является управляющим выходом, соединен с входом коммутации величины тока блока 6 управляемых генераторов тока заряда/разряда, выход которого соединен с управляющим входом управляемого генератора 1, замыкая кольцо фазовой автоподстройки частоты управляемого генератора 1. В фильтре 8 нижних частот первый вывод конденсатора С1 объединен с выходом блока 6 управляемых генераторов тока заряда/разряда. Второй вывод конденсатора С1 соединен с первыми объединенными выводами конденсатора С2, резисторов R1 и R2, второго ключа 10. Второй вывод конденсатора С2 объединен со вторым выводом резистора R1 и заземлен. Второй вывод резистора R2 соединен с первым выводом первого ключа 9, второй вывод которого заземлен. Второй вывод второго ключа 10 также заземлен.
Схема работает следующим образом.
При поступлении команды на установку новой частоты («Смена частоты») на микроконтроллер 11 в момент времени t0 (см. фиг.4) с третьего выхода микроконтроллера 11 выдается короткий сигнал с уровнем логической 1 (сигнал сброса) на входы установки в исходное состояние делителя 2 частоты с переменным коэффициентом деления, делителя 5 частоты с фиксированным коэффициентом деления и частотно-фазового детектора 3. В качестве микроконтроллера 11 возможно использование, например, перепрограммируемого pic-процессора PIC12C509A-4I/JW фирмы Microchip или любой другой недорогой процессор. Исходным состоянием делителя 2 частоты с переменным коэффициентом деления и делителя 5 частоты с фиксированным коэффициентом деления, выполненных на принципе счета входных импульсов, является сброс счетчиков в нулевое состояние (см., например, описание интегральной схемы управляющего счетчика КН1036ИЕ1, имеющего специальный вход R для начальной установки). Исходным состоянием частотно-фазового детектора 3 является перевод его в нейтральное состояние. Длительность сигнала сброса небольшая, но достаточная для установки делителя 2 с переменным коэффициентом деления, делителя 5 с фиксированным коэффициентом деления и частотно-фазового детектора 3 в начальное состояние. После окончания действия сигнала сброса счетчики делителя 2 с переменным коэффициентом деления и делителя 5 с фиксированным коэффициентом деления начинают свой счет одновременно, а на одном из выходов частотно-фазового детектора 3 появляется сигнал заряда или разряда в зависимости от знака рассогласования сравниваемых на его входах сигналов. Тем самым переходный процесс стартует с «нулевой» фазовой разностью на частотно-фазовом детекторе 3 (нейтральное состояние), т.е. осуществляется привязка фаз на частотно-фазовом детекторе 3 и синхронный счет делителя 2 частоты с переменным коэффициентом деления и делителя 5 частоты с фиксированным коэффициентом деления. Блок 7 определения синхронизма по фазе представляет собой цифровой фильтр, который вырабатывает сигналы логического уровня, поступающие на его выход. На выходе блока 7 определения захвата по фазе присутствует сигнал с уровнем логического 0, когда временное рассогласование между сигналом синхронизации и синхронизируемым сигналом меньше 15 нС в течение пяти периодов частоты сравнения, равной частоте следования импульсного сигнала синхронизации, который поступает на вход синхронизации частотно-фазового детектора 3 с выхода делителя 5 с фиксированным коэффициентом деления. На выходе блока 7 определения синхронизма по фазе устанавливается сигнал с уровнем логической 1, когда временное рассогласование сравниваемых сигналов больше 30 наносекунд в течение одного периода частоты сравнения (см., например, "Lock detect digital filter" в составе микросхемы LMX2352 фирмы National Semiconductor).
Блок 12 определения синхронизма по частоте может быть реализован как в виде цифрового фильтра, так и в виде триггерной схемы, аналогичной схеме определения синхронизма в [4]. При достижении рассогласования по частоте менее 5-10% на входах определителя синхронизма по частоте 12 на его выходе появляется сигнал с уровнем логической 1, а при более существенном рассогласовании (свыше 5-10%) по частоте - сигнал с уровнем логического 0. В стартовый момент времени t0 с выходов блока определения синхронизма по фазе 7 и блока 12 определения синхронизма по частоте на микроконтроллер 11 поступают сигналы с уровнем логического 0 отсутствия синхронизма по частоте и синхронизма по фазе. В этот же момент с первого выхода микроконтроллера 11 сигнал синхронизма по частоте с уровнем логической 1 поступает на коммутационный вход второго ключа 10, а со второго выхода микроконтроллера 11 сигнал синхронизма по фазе с уровнем логической 1 поступает на коммутационный вход первого ключа 9. Под действием этих постоянных сигналов ключи 9 и 10 замыкаются. Замкнутые ключи 9 и 10 изменяют структуру и порядок фильтра 8 нижних частот, который в первом варианте предлагаемого устройства представляет собой пассивный фильтр. Сигналом с уровнем логической 1 с четвертого, управляющего, выхода микроконтроллера 11 на вход коммутации величины тока блока 6 управляемых генераторов тока заряда/разряда последний переводится в режим увеличенного значения тока заряда и разряда. С момента времени t0 частотно-фазовый детектор 3 совместно с блоком 6 управляемых генераторов тока заряда/разряда в результате заземления второго вывода конденсатора С1 начинает обладать свойствами двухпозиционного электронного ключа, который имеет только два устойчивых состояния для быстрого заряда или разряда конденсатора С1.
В результате коэффициент усиления в кольце фазовой автоподстройки существенно увеличивается, а постоянные времени фильтра нижних частот 8 уменьшаются после заземления второго вывода конденсатора С1 и первых объединенных выводов конденсатора С2 и резисторов R1 и R2 с помощью второго ключа 10, что в целом приводит к увеличению полосы пропускания кольца фазовой автоподстройки.
Таким образом, в промежутке времени t0 и t1 реализуется режим широкой полосы с увеличенным коэффициентом усиления кольца фазовой автоподстройки частоты. При этом кольцо автоподстройки теряет астатизм по фазе, оставаясь только астатической по частоте, являя собой, тем самым, систему типа 1, описанную в [5]. При этом достигается максимальная скорость изменения напряжения на управляющем входе управляемого генератора 1. В момент времени t1 достигается равенство сравниваемых частот выходных импульсных последовательностей с делителя 2 частоты с переменным коэффициентом деления и делителя 5 частоты с фиксированным коэффициентом деления на частотно-фазовом детекторе 3 и поэтому с выхода блока 12 определения синхронизма по частоте на микроконтроллер 11 проходит сигнал синхронизма по частоте и с первого выхода микроконтроллера 11 на коммутационный вход второго ключа 10 подается постоянный сигнал синхронизма по частоте с уровнем логического 0, который размыкает этот ключ 10. В момент t1 на выходе сигнала сброса микроконтроллера 11 появляется короткий импульс с уровнем логической 1 для обнуления счетчиков делителя 2 с переменным коэффициентом деления и делителя 5 с фиксированным коэффициентом деления и установки частотно-фазового детектора 3 в нейтральное состояние, т.е. осуществляется привязка по фазе сравниваемых входных сигналов частотно-фазового детектора 3 для устранения нежелательных бросков управляющего напряжения с выхода фильтра 8 нижних частот на управляющем входе управляемого генератора 1 в момент переключения второго ключа 10. Демпфирующий резистор R1 вновь подключается, правда, при этом оставаясь «зашунтированным» резистором R2, замкнутым первым ключом 9. Блок 6 управляемых генераторов тока заряда/разряда остается пока в режиме увеличенного значения тока заряда и разряда. В это время эффект демпфирования в системе автоподстройки возрастает при сохраненном увеличенном значении тока заряда и разряда блока 6 управляемых генераторов тока заряда/разряда. С момента времени t1 переходного процесса система вновь приобретает свойства астатизма по фазе (система типа 2, см., например, [5]) и стремится устранить рассогласование по фазе, имеющееся на момент достижения синхронизма по частоте. При восстановлении астатизма по фазе в системе автоподстройки по истечении некоторого времени (порядка пяти периодов частоты сравнения), необходимого для устранения фазового рассогласования, блок 7 определения синхронизма по фазе устанавливает факт состояния синхронизма по фазе в момент времени t2 и на его выходе устанавливается сигнал с уровнем логической 1, поступающий на вход микроконтроллера 11. В момент t2 на выходе сигнала сброса микроконтроллера 11 появляется короткий импульс с уровнем логической 1 для очередного обнуления счетчиков делителя 2 с переменным коэффициентом деления и делителя 5 с фиксированным коэффициентом деления, установки частотно-фазового детектора 3 в нейтральное состояние и привязки по фазе, а со второго выхода микроконтроллера 11 на коммутационный вход первого ключа 9 подается постоянный сигнал синхронизма по фазе с уровнем логического 0, который размыкает этот ключ 9, устраняя «шунтирование» R1 резистором R2. В течение промежутка времени t1 и t2 кольцо фазовой автоподстройки находится в режиме узкой полосы для замедления (демпфирования) скорости переходного процесса при приближении к установившемуся состоянию. С этого же момента t2 блок 6 управляемых генераторов тока заряда/разряда переводится в режим номинального значения тока заряда и разряда, т.к. на четвертом управляющем выходе микроконтроллера 11 устанавливается уровень логического 0. При этом эффект демпфирования в системе автоподстройки еще больше возрастает, т.к. значение сопротивления резистора R1 значительно больше R2. После чего система автоподстройки синтезатора очень быстро до момента времени t3 производит дорегулирование для последних нескольких сотен герц выходной частоты управляемого генератора 1 (см. кривую 2 на Фиг.5).
Использование переменной величины тока заряда и разряда в блоке 6 управляемых генераторов тока заряда/разряда, переменного демпфирования, синхронного управления делителя 2 частоты с переменным коэффициентом деления и делителя 5 частоты с фиксированным коэффициентом деления позволяет системе фазовой автоподстройки синтезатора очень быстро перестраивать частоту управляемого генератора 1 к новому значению. При этом переходный процесс при смене частоты близок к оптимальному (см. кривую 2 на Фиг.5.), быстро затухает и не имеет перерегулирования (см., например, кривую 1 на Фиг.5).
На Фиг.3 приведена структурная схема предлагаемого устройства (второй вариант).
Предлагаемый синтезатор частот по второму варианту содержит управляемый генератор 1, делитель 2 частоты с переменным коэффициентом деления, частотно-фазовый детектор 3, опорный генератор 4, делитель 5 частоты с фиксированным коэффициентом деления, блок 6 управляемых генераторов тока заряда/разряда, блок 7 определения синхронизма по фазе, фильтр 8 нижних частот, микроконтроллер 11, блок 12 определения синхронизма по частоте. В состав фильтра 8 нижних частот входят первый ключ 9 и второй ключ 10, первый конденсатор С1 и второй конденсатор С2, первый резистор R1 и второй резистор R2, операционный усилитель 13. Выход управляемого генератора 1 синтезатора соединен с входом делителя 2 частоты с переменным коэффициентом деления и является выходом высокой частоты. Выход делителя 2 частоты с переменным коэффициентом деления соединен с первым, синхронизируемым, входом частотно-фазового детектора 3 и с первым, синхронизируемым, входом блока 7 определения синхронизма по фазе и с первым, синхронизируемым, входом блока 12 определения синхронизма по частоте. Выход делителя 5 частоты с фиксированным коэффициентом деления соединен со вторым входом частотно-фазового детектора 3, который является входом сигнала синхронизации, со вторыми входами блока 7 определения синхронизма по фазе и блока 12 определения синхронизма по частоте, которые являются входами сигнала синхронизации. Опорный вход делителя 5 частоты с фиксированным коэффициентом деления соединен с выходом опорного генератора 4. Первый выход частотно-фазового детектора 3, который является выходом сигнала заряда, соединен с входом разряда генераторов блока 6 управляемых генераторов тока заряда/разряда, второй выход частотно-фазового детектора 3, который является выходом сигнала разряда, соединен с входом заряда генераторов блока 6 управляемых генераторов тока заряда/разряда. Выход блока 12 определения синхронизма по частоте является выходом сигнала синхронизма по частоте и соединен с первым информационным входом микроконтроллера 11, выход блока 7 определения синхронизма по фазе является выходом сигнала синхронизма по фазе и соединен со вторым информационным входом микроконтроллера 11. Первый выход микроконтроллера 11 является выходом сигнала синхронизма по частоте и соединен с коммутационным входом второго ключа 10, второй выход микроконтроллера 11 является выходом сигнала синхронизма по фазе и соединен с коммутационным входом первого ключа 9.
Третий выход микроконтроллера 11 является выходом сигнала сброса и соединен со входами установки исходного состояния делителя 2 частоты с переменным коэффициентом деления, делителя 5 частоты с фиксированным коэффициентом деления и частотно-фазового детектора 3. Четвертый выход микроконтроллера 11, который является управляющим выходом, соединен с третьим входом блока 6 управляемых генераторов тока заряда/разряда, который является входом коммутации величины тока генераторов.
В фильтре 8 нижних частот первый вывод конденсатора С2 объединен с выходом блока 6 управляемых генераторов тока заряда/разряда. Второй вывод конденсатора С2 соединен с первым выводом конденсатора С1, первым выводом резистора R1, первым выводом резистора R2, первым выводом первого ключа 9, точкой соединения второго вывода резистора R2 и второго ключа 10. Вторые выводы конденсатора С1, резистора R1, первого 9 и второго 10 ключей объединены с выходом операционного усилителя 13, выход которого соединен с управляющим входом управляемого генератора 1, а второй вход операционного усилителя 13 является входом опорного напряжения.
Работает синтезатор частот по второму варианту следующим образом.
При поступлении команды на установку новой частоты («Смена частоты») на микроконтроллер 11 в момент времени t0 (см. фиг.4) с третьего выхода микроконтроллера 11 выдается короткий сигнал сброса с уровнем логической 1 на входы установки в исходное состояние делителя 2 частоты с переменным коэффициентом деления, делителя 5 частоты с фиксированным коэффициентом деления и частотно-фазового детектора 3. После окончания действия сигнала сброса счетчики делителя 2 с переменным коэффициентом деления и делителя 5 с фиксированным коэффициентом деления начинают свой счет одновременно, а на одном из выходов частотно-фазового детектора 3 появляется сигнал заряда или разряда в зависимости от знака рассогласования сравниваемых на его входах сигналов. Тем самым переходный процесс стартует с «нулевой» фазовой разностью на частотно-фазовом детекторе 3 (нейтральное состояние), т.е. осуществляется привязка фаз на частотно-фазовом детекторе 3 и синхронный счет делителя 2 частоты с переменным коэффициентом деления и делителя 5 частоты с фиксированным коэффициентом деления. В стартовый момент времени t0 с выходов блока 7 определения синхронизма по фазе и блока 12 определения синхронизма по частоте на микроконтроллер 11 поступают сигналы с уровнем логического 0 отсутствия синхронизма по частоте и синхронизма по фазе и в этот же момент с первого и второго выходов микроконтроллера 11 на коммутационные входы первого 9 и второго 10 ключей поступают постоянные сигналы с уровнем логической 1, под действием которых ключи 9 и 10 замыкаются. Замкнутые ключи 9 и 10 изменяют структуру и порядок фильтра 8 нижних частот, который во втором варианте предлагаемого устройства выполнен на операционном усилителе 13 и представляет собой активный фильтр. Операционный усилитель 13 производит инверсию входных сигналов, т.е. увеличение уровня сигнала на его входе ведет к уменьшению уровня сигнала на его выходе и наоборот. Для того чтобы управляющее напряжение управляемого генератора изменялось в нужном направлении (увеличению управляющего напряжения соответствует увеличение частоты управляемого генератора 1), сигналы заряда и разряда подаются на противоположные входы блока 6 управляемых генераторов тока заряда/разряда. При этом в отличие от первого варианта предлагаемого устройства с пассивным фильтром реализуется расширенный диапазон управляющих напряжений, обеспечивающих более широкую перестройку по частоте управляемого генератора 1. Сигналом с уровнем логической 1 с четвертого управляющего выхода микроконтроллера 11 на вход коммутации величины тока блока 6 управляемых генераторов тока заряда/разряда последний переводится в режим увеличенного значения тока заряда и разряда. С момента времени t0 частотно-фазовый детектор 3 совместно с блоком 6 управляемых генераторов тока заряда/разряда в результате подключения второго вывода конденсатора С1 к выходу операционного усилителя 13 начинает обладать свойствами двухпозиционного электронного ключа, который имеет только два устойчивых состояния для быстрого заряда или разряда конденсатора С1.
В результате коэффициент усиления в кольце фазовой автоподстройки существенно увеличивается, а постоянные времени фильтра 8 нижних частот уменьшаются после подключения второго вывода конденсатора С1 и первых объединенных выводов конденсатора С2 и резисторов R1 и R2 с помощью второго ключа 10 к выходу операционного усилителя 13. Таким образом, в промежутке времени t0 и t1 реализуется режим широкой полосы с увеличенным коэффициентом усиления кольца фазовой автоподстройки частоты. При этом кольцо автоподстройки теряет астатизм по фазе, оставаясь только астатической по частоте. При этом достигается максимальная скорость изменения напряжения на управляющем входе управляемого генератора 1. В момент времени t1 достигается равенство сравниваемых частот выходных импульсных последовательностей с делителя 2 частоты с переменным коэффициентом деления и делителя 5 частоты с фиксированным коэффициентом деления на частотно-фазовом детекторе 3 и поэтому с выхода блока 12 определения синхронизма по частоте на микроконтроллер 11 проходит сигнал синхронизма по частоте и с первого выхода микроконтроллера 11 на коммутационный вход второго ключа 10 подается постоянный сигнал синхронизма по частоте с уровнем логического 0, который размыкает этот ключ 10. В момент t1 на выходе сигнала сброса микроконтроллера 11 появляется короткий импульс с уровнем логической 1 для обнуления счетчиков делителя 2 с переменным коэффициентом деления и делителя 5 с фиксированным коэффициентом деления и установки частотно-фазового детектора 3 в нейтральное состояние, т.е. осуществляется привязка по фазе сравниваемых входных сигналов частотно-фазового детектора 3 для устранения нежелательных бросков управляющего напряжения с выхода фильтра 8 нижних частот на управляющем входе управляемого генератора 1 в момент переключения второго ключа 10. Демпфирующий резистор R1 вновь подключается, правда, при этом оставаясь «зашунтированным» резистором R2, замкнутым первым ключом 9. Блок 6 управляемых генераторов тока заряда/разряда остается пока в режиме увеличенного значения тока заряда и разряда. В это время эффект демпфирования в системе автоподстройки возрастает при сохраненном увеличенном значении тока заряда и разряда блока 6 управляемых генераторов тока заряда/разряда. С момента времени t1 переходного процесса система вновь приобретает свойства астатизма по фазе и стремится устранить рассогласование по фазе, имеющееся на момент достижения синхронизма по частоте. При восстановлении астатизма по фазе в системе автоподстройки по истечении некоторого времени (порядка пяти периодов частоты сравнения), необходимого для устранения фазового рассогласования, блок 7 определения синхронизма по фазе устанавливает факт состояния синхронизма по фазе в момент времени t2 и на его выходе устанавливается сигнал с уровнем логической 1, поступающий на вход микроконтроллера 11. В момент t2 на выходе сигнала сброса микроконтроллера 11 появляется короткий импульс с уровнем логической 1 для очередного обнуления счетчиков делителя 2 с переменным коэффициентом деления и делителя 5 с фиксированным коэффициентом деления, установки частотно-фазового детектора 3 в нейтральное состояние и привязки по фазе, а со второго выхода микроконтроллера 11 на коммутационный вход первого ключа 9 подается постоянный сигнал синхронизма по фазе с уровнем логического 0, который размыкает этот ключ 9, устраняя шунтирование резистора R1 резистором R2. В течение промежутка времени t1 и t2 кольцо фазовой автоподстройки находится в режиме узкой полосы для замедления (демпфирования) скорости переходного процесса при приближении к установившемуся состоянию. С этого же момента t2 блок 6 управляемых генераторов тока заряда/разряда переводится в режим номинального значения тока заряда и разряда, т.к. на четвертом управляющем выходе микроконтроллера 11 устанавливается уровень логического 0. При этом эффект демпфирования в системе автоподстройки еще больше возрастает, т.к. значение сопротивления резистора R1 значительно больше R2. После чего система автоподстройки синтезатора очень быстро до момента времени t3 производит дорегулирование для последних нескольких сотен герц выходной частоты управляемого генератора 1.
Использование переменной величины тока заряда и разряда в блоке 6 управляемых генераторов тока заряда/разряда, переменного демпфирования, синхронного управления счетчиками делителя 2 частоты с переменным коэффициентом деления и делителя 5 частоты с фиксированным коэффициентом деления позволяет системе фазовой автоподстройки синтезатора очень быстро перестраивать частоту управляемого генератора 1 к новому значению аналогично с первым вариантом предлагаемого устройства, но при более широких диапазонах перестройки по частоте.
Новизна предлагаемого изобретения заключается в том, что в цепи управления управляемого генератора используется фильтр 8 нижних частот с переменной структурой:
- при этом фильтр нижних частот имеет широкую полосу и кольцо фазовой автоподстройки, при увеличенном значении тока блока генераторов тока заряда/разряда выполняет слежение по частоте (имеет астатизм по частоте). Таким образом, до момента времени t1 система фазовой автоподстройки работает в режиме частотной автоподстройки. В этом случае без лишних аппаратурных затрат (например, как при методе предварительной зарядки с помощью цифроаналогового преобразователя) реализуется ускоренная настройка управляемого генератора 1;
- с момента времени t1 система фазовой автоподстройки становится астатической по фазе за счет увеличения порядка фильтра 8 нижних частот. Полоса кольца при этом устанавливается ниже стартового значения, а увеличенное значение тока блока 6 управляемых генераторов тока заряда/разряда сохраняется. Переходный процесс с момента t1 до момента t2 происходит с малым демпфированием. Уменьшение демпфирования реализуется шунтированием основного резистора R1 вспомогательным резистором R2;
- в момент времени t2 переходный процесс практически закончен, но для того, чтобы получить необходимые характеристики по шумам в статическом режиме, в синтезаторе частот производится оптимизация полосы петли с помощью перехода на оптимальное значение тока блока 6 генераторов тока заряда/разряда и значение демпфирующего резистора R1. Момент времени t3 является началом статического режима фазовой автоподстройки. Промежуток времени между t2 и t3 зависит от точности установки новой частоты (например, ±10 Гц, ±100 Гц и т.д.);
- в стартовый момент t0 при достижении синхронизма по частоте (t1) и по фазе (t2) производится обнуление счетчиков, входящих в состав делителя 2 с переменным коэффициентом деления и делителя 5 с фиксированным коэффициентом деления и перевод частотно-фазового детектора 3 в нейтральное состояние. Это позволяет избежать скачков по фазе на частотно-фазовом детекторе 3 в моменты переключения t0, t1, t2 и тем самым избежать перерегулирования, замедляющего переходные процессы.
Применение операционного усилителя в контуре фазовой автоподстройки в составе фильтра 8 нижних частот (см. Фиг.3) необходимо в том случае, когда в синтезаторе частот требуется широкая перестройка по частоте. Это влечет за собой расширение диапазона изменения управляющего напряжения на входе управляемого генератора 1. Для узкодиапазонных синтезаторов частот и тактовых синтезаторов частот на единственную выходную частоту целесообразно использовать пассивный фильтр 8 нижних частот (см. Фиг.2.).
| название | год | авторы | номер документа |
|---|---|---|---|
| АДАПТИВНЫЙ СИНТЕЗАТОР ЧАСТОТ С КОММУТАЦИЕЙ ЭЛЕМЕНТОВ КОЛЬЦА ФАЗОВОЙ АВТОПОДСТРОЙКИ | 2010 |
|
RU2419201C1 |
| СИНТЕЗАТОР ЧАСТОТ С АСТАТИЧЕСКИМ КОЛЬЦОМ АДАПТИВНОЙ ЧАСТОТНО-ФАЗОВОЙ АВТОПОДСТРОЙКИ | 2007 |
|
RU2329596C1 |
| Цифровой формирователь частотно-модулированных сигналов с низким уровнем искажений | 2021 |
|
RU2765273C1 |
| Синтезатор с коммутируемой полосой пропускания кольца фазовой автоподстройки частоты | 2023 |
|
RU2812098C1 |
| СИНТЕЗАТОР ЧАСТОТ | 2010 |
|
RU2434322C1 |
| Синтезатор частот с широкополосной модуляцией | 2019 |
|
RU2713569C1 |
| Синтезатор частоты | 1981 |
|
SU1007202A1 |
| СИНТЕЗАТОР ЧАСТОТ С ЧАСТОТНОЙ ИЛИ ФАЗОВОЙ МОДУЛЯЦИЕЙ | 2004 |
|
RU2280945C1 |
| СИНТЕЗАТОР ЧАСТОТ С КОММУТИРУЕМЫМИ ТРАКТАМИ ПРИВЕДЕНИЯ ЧАСТОТЫ | 2013 |
|
RU2517424C1 |
| СИНТЕЗАТОР ЧАСТОТ | 2009 |
|
RU2395899C1 |
Изобретение относится к радиотехнике и может быть использовано для формирования набора синусоидальных сигналов с равномерным шагом частоты в приемных и передающих устройствах с малым временем перестройки в широком диапазоне частот. Достигаемый технический результат - получение оптимального быстродействия за счет сокращения длительности переходного процесса при смене частот. Синтезатор частот содержит управляемый генератор, делитель частоты с переменным коэффициентом деления, частотно-фазовый детектор, опорный генератор, делитель частоты с фиксированным коэффициентом деления, блок управляемых генераторов тока заряда/разряда, блок определения синхронизма по фазе, микроконтроллер, блок определения синхронизма по частоте, фильтр нижних частот. 2 н.п. ф-лы, 5 ил.
| US 4156855, 29.05.1979 | |||
| Синтезатор частот | 1979 |
|
SU871342A1 |
| СИНТЕЗАТОР ЧАСТОТ | 1993 |
|
RU2081510C1 |
| US 5055803, 08.10.1991 | |||
| US 5939949 A, 17.08.1999 | |||
| Поточная линия для изготовления теплоизоляционных изделий | 1978 |
|
SU771076A1 |
