ЛОГИЧЕСКИЙ МОДУЛЬ Российский патент 2017 года по МПК G06F7/57 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, патент РФ 2286594, кл. G06F 7/57, 2006 г.), которые содержат элементы И, элементы ИЛИ, мажоритарные элементы и с помощью константной настройки реализуют любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2472209, кл. G06F 7/57, 2013 г.), который содержит элементы И, элементы ИЛИ, четыре мажоритарных элемента и с помощью константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит пять элементов И и пять элементов ИЛИ, и наличие четырех настроечных входов.

Техническим результатом изобретения является уменьшение аппаратурных затрат и сокращение количества настроечных входов при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем четыре элемента И, четыре элемента ИЛИ и четыре мажоритарных элемента, первые входы третьего, четвертого элементов ИЛИ и первый, второй входы i-го элемента И соединены соответственно с выходами первых элемента ИЛИ, элемента И и первым, вторым входами i-го элемента ИЛИ, второй вход и выход четвертого мажоритарного элемента подключены соответственно к выходу третьего мажоритарного элемента и выходу логического модуля, первый, второй и третий, четвертый информационные входы которого соединены соответственно с первым, вторым входами первого и первым, вторым входами второго элементов ИЛИ, особенность заключается в том, что третьи входы первого, второго и второй вход третьего мажоритарных элементов соединены соответственно с выходами вторых элемента ИЛИ, элемента И и выходом третьего элемента ИЛИ, второй вход и выход j-го мажоритарного элемента подключены соответственно к выходу (j+2)-го элемента И и третьему входу (5-j)-го мажоритарного элемента, а первые входы второго, четвертого мажоритарных элементов и объединенные первые входы первого, третьего мажоритарных элементов подключены соответственно к первому, третьему и второму настроечным входам логического модуля, пятый информационный вход которого соединен с вторым входом четвертого элемента ИЛИ, подключенного выходом к второму входу третьего элемента И.

На чертеже представлена схема предлагаемого логического модуля.

Логический модуль содержит элементы И 1₁,…,1₄, элементы ИЛИ 2₁,…,2₄ и мажоритарные элементы 3₁,…,3₄, причем второй вход элемента 2₃, первые входы элементов 2₃, 2₄ и первый, второй входы элемента 1_i, соединены соответственно с выходами элементов 2₄, 2₁, 1₁ и первым, вторым входами элемента 2_i, третьи входы элементов 3₁, 3₂ и вторые входы элементов 3₃, 3₄ подключены соответственно к выходам элементов 2₂, 1₂ и 2₃, 3₃, второй вход и выход элемента 3_j соединены соответственно с выходом элемента 1_j+2 и третьим входом элемента 3_5-j, а первые входы элементов 3₂, 3₄ и объединенные первые входы элементов 3₁, 3₃ подключены соответственно к первому, третьему и второму настроечным входам логического модуля, первый, второй, третий, четвертый, пятый информационные входы и выход которого соединены соответственно с первым, вторым входами элемента 2₁, первым, вторым входами элемента 2₂, вторым входом элемента 2₄ и выходом элемента 3₄.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первый, …, пятый информационные и первый, второй, третий настроечные входы подаются соответственно двоичные сигналы x₁,…,x₅ ∈ {0,1} и y₁, y₂, y₃ ∈ {0,1}. Сигнал на выходе мажоритарного элемента 3_i равен «1» («0») только тогда, когда на двух или на всех входах этого элемента действуют сигналы, равные «1» («0»). Следовательно, если на первом входе элемента 3_i присутствует «1» («0»), то этот элемент будет выполнять операцию ИЛИ (И) над сигналами, действующими на его втором и третьем входах. Таким образом, на выходе предлагаемого модуля получим

,

где , есть символы операций ИЛИ, И; τ₁,…,τ₅ есть простые симметричные булевые функции пяти аргументов x₁,…,x₅ (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. - М.: Энергия, 1974).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль с помощью константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и имеет меньшие по сравнению с прототипом аппаратурные затраты и меньшее количество настроечных входов.

Логический модуль предназначен для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Технический результат заключается в уменьшении аппаратурных затрат и сокращении количества настроечных входов. Логический модуль содержит четыре элемента И (1₁,…,1₄), четыре элемента ИЛИ (2₁,…,2₄), четыре мажоритарных элемента (3₁,…,3₄) и три настроечных входа. 1 ил.

Логический модуль, предназначенный для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, содержащий четыре элемента И, четыре элемента ИЛИ и четыре мажоритарных элемента, причем первые входы третьего, четвертого элементов ИЛИ и первый, второй входы i-го элемента И соединены соответственно с выходами первых элемента ИЛИ, элемента И и первым, вторым входами i-го элемента ИЛИ, второй вход и выход четвертого мажоритарного элемента подключены соответственно к выходу третьего мажоритарного элемента и выходу логического модуля, первый, второй и третий, четвертый информационные входы которого соединены соответственно с первым, вторым входами первого и первым, вторым входами второго элементов ИЛИ, отличающийся тем, что третьи входы первого, второго и второй вход третьего мажоритарных элементов соединены соответственно с выходами вторых элемента ИЛИ, элемента И и выходом третьего элемента ИЛИ, второй вход и выход j-го мажоритарного элемента подключены соответственно к выходу (j+2)-го элемента И и третьему входу (5-j)-го мажоритарного элемента, а первые входы второго, четвертого мажоритарных элементов и объединенные первые входы первого, третьего мажоритарных элементов подключены соответственно к первому, третьему и второму настроечным входам логического модуля, пятый информационный вход которого соединен с вторым входом четвертого элемента ИЛИ, подключенного выходом к второму входу третьего элемента И.