Триггерный логический элемент ИЛИ-НЕ на полевых транзисторах Российский патент 2019 года по МПК H03K17/06 H03K19/00 

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.

Известен двухвходовой логический элемент ИЛИ-НЕ [Шило В.Л. Популярные цифровые микросхемы. - М.: Радио и связь, 1987, стр. 348, рис. 1.21, в], содержащий шесть транзисторов, пять резисторов и один диод.

Недостаток его заключается в том, что у него малая нагрузочная способность. Электрический ток только одного из имеющихся транзисторов формирует электрический ток внешней нагрузки на каждом из двух выводов. Если бы удалось увеличить число транзисторов, формирующих ток нагрузки, из общего числа имеющихся транзисторов, то это привело бы к увеличению максимальной силы электрического тока внешней нагрузки логического элемента и в результате к повышению нагрузочной способности.

Известен триггер с дополнительной симметрией [Гольденберг Л.М., Импульсные и цифровые устройства. - М.: Связь, 1973, стр. 275, рис. 4.18, в], содержащий два транзистора, четыре резистора и три источника постоянных питающих напряжений.

Недостаток его заключается в том, что у него малая нагрузочная способность, т.к. относительно небольшая часть электрического тока, потребляемого от источника постоянного питающего напряжения, образует электрический ток внешней нагрузки. Это объясняется тем, что одну внешнюю нагрузку в рассматриваемой схеме можно подключать к коллектору или к эмиттеру только одного из двух имеющихся транзисторов. Если бы в формировании электрического тока внешней нагрузки участвовали оба имеющихся транзистора, то это повысило бы нагрузочную способность триггера.

Наиболее близким по технической сущности и достигаемому результату является выбранная в качестве прототипа часть схемы трёхвходового логического элемента ИЛИ-НЕ на полевых транзисторах [Гусев В.Г., Гусев Ю.М. Электроника и микропроцессорная техника. - М.: Высшая школа, 2004, стр. 610, рис. 8.14 в], представляющая собой двухвходовой логический элемент ИЛИ-НЕ на полевых транзисторах, содержащая четыре полевых транзистора и источник питающего постоянного напряжения. Структура приведённого логического элемента является простой - с добавлением каждого последующего входа (3, 4, ...) добавляется один полевой транзистор в их параллельное включение и один полевой транзистор в их ярусное включение, поэтому выделить двухвходовой элемент ИЛИ-НЕ не представляется трудным. Для этого следует удалить один полевой транзистор из параллельного их соединения и связанный с ним один полевой транзистор из ярусного включения транзисторов.

Недостаток прототипа заключается в том, что у него малая нагрузочная способность, так как сила электрического тока внешней нагрузки определяется силой электрического тока одного полевого транзистора. В ярусной части схемы полевые транзисторы включены последовательно, тогда сила электрического тока одного транзистора равна силе электрического тока другого транзистора, а эквивалентная сила электрического тока по существу равна силе электрического тока одного транзистора. И этот ток замыкается на внешнюю нагрузку. Если бы удалось получить, что сила электрического тока нагрузки равнялась сумме силы электрических токов первого и второго транзисторов, то это повысило бы нагрузочную способность логического элемента ИЛИ-НЕ.

Задача, на решение которой направлено изобретение, состоит в повышении нагрузочной способности триггерного логического элемента ИЛИ-НЕ на полевых транзисторах.

Это достигается тем, что в триггерный логический элемент ИЛИ-НЕ на полевых транзисторах, содержащий источник питающего постоянного напряжения, общая шина (минусовой вывод) которого заземлена, параллельно соединённые два полевых транзистора с индуцированными каналами n-типа, истоки и подложки которых заземлены, а выводы затворов образуют первый и второй входы относительно «земли» логического элемента ИЛИ-НЕ, также имеется третий полевой транзистор, но с индуцированным p-каналом, подложка которого соединена с его истоком, введены пять резисторов и дополнительный полевой транзистор, а также изменено включение элементов, первый резистор включен между выходом источника питающего постоянного напряжения и общим выводом истока и подложки третьего полевого транзистора, последний общий вывод соединён с общим выводом стоков параллельно включенных первого и второго полевых транзисторов, второй резистор включен между стоком третьего полевого транзистора и выводом выхода относительно «земли» логического элемента ИЛИ-НЕ, последовательно между собой включены третий резистор, дополнительный полевой транзистор с индуцированным каналом n-типа и четвертый резистор, свободный вывод третьего резистора подсоединён к общему выводу первого резистора и выхода источника постоянного питающего напряжения, также общий вывод этого третьего резистора и стока дополнительного транзистора соединён с затвором третьего полевого транзистора, а затвор дополнительного полевого транзистора подключён к общему выводу второго резистора и стока третьего полевого транзистора, подложка дополнительного полевого транзистора соединена с его истоком, свободный вывод четвёртого резистора соединён с общим выводом второго резистора и вывода выхода логического элемента ИЛИ-НЕ, пятый резистор включен между «землёй» и общим выводом третьего резистора, затвора третьего полевого транзистора и стока дополнительного полевого транзистора.

Сущность изобретения поясняется чертежом (фиг. 1).

В триггерном логическом элементе ИЛИ-НЕ на полевых транзисторах общая шина (вывод отрицательной полярности) источника 1 питающего постоянного напряжения заземлена. Между собой параллельно включены полевые транзисторы 2, 3 с индуцированными каналами n-типа. Истоки обоих полевых транзисторов и их подложки заземлены, а выводы затворов образуют первый () и второй () входы относительно «земли» логического элемента ИЛИ-НЕ. Между собой последовательно включены резистор 4, полевой транзистор 5 с индуцированным каналом p-типа и резистор 6. Свободный вывод резистора 4 подсоединён к выходу источника 1 питающего постоянного напряжения. Подложка транзистора 5 соединена с его истоком и их общий вывод подключен к общему выводу двух стоков полевых транзисторов 2 и 3. Также последовательно между собой включены резистор 7, полевой транзистор 8 с индуцированным каналом n-типа и резистор 9. Свободный вывод резистора 7 подключен к общему выводу резистора 4 и выхода источника 1 питающего постоянного напряжения. Общий вывод резистора 7 и стока транзистора 8 подсоединён к затвору транзистора 5. Затвор транзистора 8 подключен к общему выводу резистора 6 и стока транзистора 5. Подложка транзистора 8 соединена с его истоком. Свободный вывод резистора 9 подключен к свободному выводу резистора 6 и их общий вывод образует выход относительно «земли» логического элемента ИЛИ-НЕ. Резистор 10 включен между «землей» и общим выводом резистора 7, затвора полевого транзистора 5 и стока транзистора 8. Для наглядности на фиг. 1 пунктирными линиями показано подключение внешней нагрузки . Часть схемы на транзисторах 5, 8 и резисторах 4, 6, 7 и 9 является триггером на полевых транзисторах противоположного типа проводимости.

Триггерный логический элемент ИЛИ-НЕ на полевых транзисторах работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы с низким и высоким уровнем напряжения. Низкий уровень - уровень логического нуля соответствует значениям напряжения в районе нуля (ближе к нулю), высокий уровень - уровень логического единицы соответствует значениям напряжения в районе единиц вольт (нередко в районе четырёх вольт). Работа двухвходового логического элемента ИЛИ-НЕ отображается известной табл. 1, где N-номер строки по порядку, и - условное отображение входных сигналов и - условное отображение выходного сигнала.

N 1 0 0 1 2 0 1 0 3 1 0 0 4 1 1 0 Табл. 1

Первая строка табл. 1 соответствует тому, что на двух входах (, ) имеется уровень логического нуля (низкий уровень напряжения). Он не превышает пороговое напряжение и полевого транзистора 2, и транзистора 3, они не проводят электрический ток (закрыты) и не влияют на состояние триггера на транзисторах (5, 8) противоположного типа проводимости. Первое (условное) состояние этого триггера соответствует закрытому состоянию обоих транзисторов и нулевым значениям силы электрического тока через резисторы 4, 6, 7 и 9. Такой ток определяет нулевые значения напряжения в том числе на резисторах 6 и 7. Эти напряжения приложены к затворам транзисторов 5 и 8, меньше по абсолютной величине пороговых напряжений этих транзисторов и поддерживают их в закрытом состоянии. Во втором (условно) состоянии транзисторы 5, 8 триггера открыты, их электрические токи создают в том числе на резисторах 6, 7 значения напряжений по абсолютной величине превышающие пороговые напряжения транзисторов и тем самым поддерживают их в открытом состоянии. Обсуждаемый триггер переходит из первого состояния во второе и наоборот, если значения управляющих напряжений превысят пороговые напряжения триггера на транзисторах 5 и 8. Значение сопротивления резистора 10 может обеспечить на резисторе 7 значение напряжения превышающее пороговое напряжение триггера и обеспечивать его второе состояние. Тогда электрические токи транзисторов 5 и 8 обеспечивают на выходе логического элемента И-НЕ и на внешней нагрузке уровень логической единицы (высокий уровень напряжения).

В соответствии со 2, 3 и 4 строками табл. 1 на один из входов или на оба входа , поступает высокий уровень напряжения. Он создаёт в одном или обоих транзисторах 2, 3 повышенную силу электрического тока, которая создаёт на резисторе 4 повышенное значение напряжения, превышающее порог срабатывания триггера на транзисторах 5, 8, и переводит его в первое состояние. Тогда нулевые значения силы токов транзисторов 5 и 8 создают на выходе логического элемента ИЛИ-НЕ и на его внешней нагрузке напряжение уровня логического нуля.

Таким образом, в триггерном логическом элементе ИЛИ-НЕ на полевых транзисторах сила электрического тока внешней нагрузке равна сумме силы токов не одного, а двух транзисторов, что повышает его нагрузочную способность.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах. Технический результат - повышение нагрузочной способности триггерного логического элемента ИЛИ-НЕ на полевых транзисторах. Для этого предложен триггерный логический элемент ИЛИ-НЕ на полевых транзисторах, который содержит четыре полевых транзистора, пять резисторов и источник питающего постоянного напряжения. Новым является то, что в него введены пять резисторов и дополнительный полевой транзистор, а также изменено включение элементов. 1 ил., 1 табл.

Триггерный логический элемент ИЛИ-НЕ на полевых транзисторах, содержащий источник питающего постоянного напряжения, общая шина (минусовой вывод) которого заземлена, параллельно соединённые два полевых транзистора с индуцированными каналами n-типа, истоки и подложки которых заземлены, а выводы затворов образуют первый и второй входы относительно «земли» логического элемента ИЛИ-НЕ, также имеется третий полевой транзистор, но с индуцированным p-каналом, подложка которого соединена с его истоком, отличающийся тем, что в него введены пять резисторов и дополнительный полевой транзистор, а также изменено включение элементов, первый резистор включен между выходом источника питающего постоянного напряжения и общим выводом истока и подложки третьего полевого транзистора, последний общий вывод соединён с общим выводом стоков параллельно включенных первого и второго полевых транзисторов, второй резистор включен между стоком третьего полевого транзистора и выводом выхода относительно «земли» логического элемента ИЛИ-НЕ, последовательно между собой включены третий резистор, дополнительный полевой транзистор с индуцированным каналом n-типа и четвертый резистор, свободный вывод третьего резистора подсоединён к общему выводу первого резистора и выхода источника постоянного питающего напряжения, также общий вывод этого третьего резистора и стока дополнительного транзистора соединён с затвором третьего полевого транзистора, а затвор дополнительного полевого транзистора подключён к общему выводу второго резистора и стока третьего полевого транзистора, подложка дополнительного полевого транзистора соединена с его истоком, свободный вывод четвёртого резистора соединён с общим выводом второго резистора и вывода выхода логического элемента ИЛИ-НЕ, пятый резистор включен между «землёй» и общим выводом третьего резистора, затвора третьего полевого транзистора и стока дополнительного полевого транзистора.