Триггерный логический элемент ИЛИ-НЕ на полевых транзисторах Российский патент 2023 года по МПК H03K19/94 H03K19/20 

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.

Известен логический элемент ИЛИ-НЕ [Манаев Е.И. Основы радиоэлектроники. - М.: Радио и связь, 1985, стр. 342, рис. 14.23], содержащий шесть транзисторов, пять резисторов и два источника постоянного напряжения. Схема его имеет два выхода, один из них для реализации логической операции ИЛИ, другой для операции ИЛИ-НЕ.

Недостаток его заключается в малой нагрузочной способности. Электрический ток только одного из шести транзисторов формирует ток внешней нагрузки. Если бы удалось увеличить число транзисторов, формирующих электрический ток внешней нагрузки, то это бы привело к увеличению максимальной силы электрического тока нагрузки логического элемента, и в результате к повышению нагрузочной способности.

Наиболее близким по технической сущности является выбранный в качестве прототипа логический элемент ИЛИ-НЕ на полевых транзисторах [Гусев В.Г., Гусев Ю.М. Электроника и микропроцессорная техника. - М.: Высшая школа, 2004, стр. 610, рис. 8.14 в], содержащий шесть полевых транзисторов и источник питающего постоянного напряжения.

Недостаток прототипа заключается в том, что у него малая нагрузочная способность, так как сила электрического тока внешней нагрузки определяется силой электрического тока одного полевого транзистора. В ярусной части схемы три полевых транзистора включены последовательно, тогда сила электрического тока одного транзистора равна силе электрического тока и второго, и третьего транзисторов, а эквивалентная сила электрического тока по существу равна силе электрического тока одного транзистора. И этот ток замыкается на внешнюю нагрузку. Если бы удалось получить, что сила электрического тока нагрузки равнялась сумме силы электрических токов, например, двух транзисторов, то это повысило бы нагрузочную способность логического элемента.

Задача, на решение которой направлено изобретение, состоит в повышении нагрузочной способности триггерного логического элемента ИЛИ-НЕ на полевых транзисторах.

Сущность изобретения поясняется схемой триггерного логического элемента ИЛИ-НЕ на полевых транзисторах (фиг. 1) и таблицей истинности (фиг. 2).

Это достигается тем, что в триггерный логический элемент ИЛИ-НЕ на полевых транзисторах, содержащий источник питающего постоянного напряжения, общая шина (минусовой вывод) которого заземлена, параллельно включенные два полевых транзистора (первый и второй) с индуцированными каналами n типа, подложки которых соединены с их истоками и образуют один общий вывод, а выводы затворов образуют первый и второй входы относительно «земли» логического элемента, третий полевой транзистор тоже с индуцированным n каналом, исток и подложка которого подсоединены к общему выводу истоков и подложек первых двух полевых транзисторов, четвертый полевой транзистор, имеющий индуцированный p канал, подложка которого соединена с его истоком, введены один дополнительный полевой транзистор с индуцированным n каналом, пять резисторов и источник опорного напряжения (маломощный источник постоянного напряжения повышенной стабильности), первый резистор включен между выходом (плюсовой вывод) питающего источника и общим выводом стоков первого и второго полевых транзисторов, второй резистор включен между общим выводом истоков и подложек первого, второго, третьего полевых транзисторов и «землёй», третий резистор включен между общим выводом первого резистора, выхода питающего источника и стока третьего полевого транзистора, четвертый резистор подсоединён к стоку четвертого полевого транзистора, свободный вывод этого резистора образует относительно «земли» выход логического элемента, пятый резистор включён между общим выводом четвертого резистора, выхода логического элемента и общим выводом истока и подложки дополнительного полевого транзистора, затвор этого дополнительного транзистора соединен с общим выводом четвертого резистора и стока четвертого полевого транзистора, сток дополнительного полевого транзистора подсоединён к затвору четвертого транзистора и к общему выводу третьего резистора и стока третьего транзистора, общий вывод истока и подложки четвертого полевого транзистора подключен к общему выводу первого резистора и стоков первого, второго полевых транзисторов, выход (плюсовой вывод) источника опорного напряжения соединен с затвором третьего полевого транзистора, а минусовой вывод этого источника заземлен.

В триггерном логическом элементе ИЛИ-НЕ на полевых транзисторах общая шина (минусовой вывод) источника 1 питающего постоянного напряжения заземлена. Между собой параллельно включены транзисторы 2, 3 с индуцированными каналами n типа. Соединены вместе выводы истоков и подложек транзисторов 2 и 3, а выводы затворов этих двух транзисторов образуют первый x₁ и второй x₂ входы относительно «земли» логического элемента. Между выходом (плюсовой вывод) питающего источника 1 и общим выводом стоков транзисторов 2 и 3 включен резистор 4. Между общим выводом истоков и подложек транзисторов 2, 3 и «землей» включен транзистор 5. Последовательно включены резистор 6 и полевой транзистор 7 с индуцированным n-каналом. Свободный вывод резистора 6 соединен с общим выводом резистора 4 и выходом питающего источника 1. Общий вывод истока и подложки полевого транзистора 7 подключен к общему выводу резистора 5 и истоков, и подложек транзисторов 2 и 3. К затвору полевого транзистора 7 подсоединён выход (плюсовой вывод) источника 8 опорного напряжения (маломощный источник постоянного напряжения повышенной стабильности), минусовой вывод этого источника заземлен. Последовательно включены полевой транзистор 9 с индуцированным n каналом и резистор 10. Сток полевого транзистора 9 подсоединён к общему выводу резистора 6 и стока полевого транзистора 7. Подложка полевого транзистора 9 подключена к общему выводу истока этого транзистора и резистора 10. Свободный вывод последнего резистора образует относительно «земли» вывод выхода логического элемента. Последовательно включены полевой транзистор 11 с индуцированным каналом p типа и резистор 12. Подложка полевого транзистора 11 подсоединена к его истоку и их общий вывод подключен к общему выводу резистора 4 и стоков транзисторов 2, 3. Затвор полевого транзистора 11 соединён с общим выводом стоков транзисторов 7, 9 и резистора 6. Общий вывод стока транзистора 11 и резистора 12 подключен к затвору полевого транзистора 9. Свободный вывод резистора 12 подсоединён к общему выводу резистора 10 и выводу выхода логического элемента.

На фиг. 1 часть схемы на полевых транзисторах 2, 3 и 7 является переключателем тока, а часть схемы на транзисторах 9, 11 представляет собой триггер на транзисторах противоположного типа проводимости. Резисторы 4 и 6 входят и в состав переключателя тока, и в состав триггера на транзисторах противоположного типа проводимости. На фиг. 1 также приведен пунктирными линиями резистор R_н, условно отображающий внешнюю нагрузку логического элемента.

Триггерный логический элемент ИЛИ-НЕ работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы низкого и высокого уровней. Низкий уровень - уровень логического нуля соответствует значениям напряжения в районе нуля или ближе к нулю, высокий уровень - уровень логической единицы соответствует значениям напряжения в районе единиц Вольт (нередко в районе четырех Вольт).

Триггер на полевых транзисторах 9, 11 противоположного типа проводимости имеет два состояния равновесия. В первом (условно) состоянии оба транзистора закрыты и не проводят электрический ток. Тогда в том числе на резисторах 6, 12 нулевые значения напряжения. Они прикладываются к затворам транзисторов 9, 11, меньше пороговых напряжений этих транзисторов по абсолютной величине поддерживают эти транзисторы в закрытом состоянии. Во втором (условно) состоянии транзисторы 9, 11 открыты, их электрические токи создают напряжения в том числе на резисторах 6, 12 по абсолютной величине и по значениям больше пороговых напряжений транзисторов и поддерживают транзисторы 9, 11 в открытом состоянии. Триггер на транзисторах противоположного типа проводимости, как и другие распространённые триггеры, переходит из первого состояния во второе и наоборот, когда управляющие входные напряжения по своим значениям превышают значения напряжений соответствующих порогов срабатывания триггера.

Работа логического элемента ИЛИ-НЕ отображается известной таблицей истинности (фиг. 2), где N - номер строки по порядку, x₁ и x₂ - условное отображение входных сигналов и - условное отображение выходного сигнала. В соответствии с первой строкой таблицы истинности на двух входах x₁ и x₂ имеется уровень логического нуля (низкий уровень напряжения). Тогда полевые транзисторы 2 и 3 или закрыты или их состояние в районе порогового напряжения, сила электрического тока через резистор 4 в районе нуля и напряжение на этом резисторе настолько мало, что не влияет на состояние триггера на полевых транзисторах 9, 11 противоположного типа проводимости. Значение напряжения источника 8 опорного напряжения и значения сопротивлений резисторов 5, 6 должны обеспечивать требующуюся силу электрического тока через полевой транзистор 7 и через резистор 6, чтобы напряжение на этом резисторе обеспечивало открытое состояние транзистора 11 и второе состояние триггера на транзисторах 9, 11 противоположного типа проводимости. Напряжение на резисторе 6 минусом приложена к затвору транзистора 11 с индуцированным p каналом и плюсом через резистор 4 к истоку этого транзистора. Электрические токи полевых транзисторов 9 и 11 создают на внешней нагрузке и на выходе логического элемента напряжения уровня логической единицы.

В соответствии с 2-4 строками таблицы истинности (фиг. 2) на один из входов или на оба входа x₁, x₂ поступает высокий уровень напряжения. Он создает в одном или обоих полевых транзисторах 2, 3 повышенную силу электрического тока, которая создаёт на резисторе 4 повышенное значение напряжения, превышающее порог срабатывания триггера на полевых транзисторах 9,11 и переводит его в первое состояние. Напряжение на резисторе 4 минусом приложено к истоку полевого транзистора 11 с индуцированным каналом p типа, а плюсом через резистор 6 к затвору этого транзистора. Сила электрических токов транзистор в 9,11 в районе нуля, триггер на транзисторах противоположного типа проводимости в первом состоянии и обеспечивает на внешней нагрузке R_н и на выходе логического элемента напряжение уровня логического нуля. Повышенное значение силы электрического тока одного из транзисторов 2, 3 или обоих повышает напряжение на резисторе 5, которое или закрывает полевой транзистор 7 или обеспечивает состояние его в районе порогового напряжения. Тогда сила тока транзистора 7 настолько мала, что создаёт на резисторе 6 весьма малое напряжение, которое не влияет на состояние триггера на транзисторах противоположного типа проводимости.

При переходе входных сигналов от уровней логического нуля (x₁=x₂=0) к входным сигналам, где один сигнал или оба соответствует уровню логической единицы, суммарная сила тока полевых транзисторов 2, 3 в том числе резисторе 5 возрастает, а сила тока полевого транзистора 7 в этом резисторе убывает. При переходе от входных сигналов, где один из них или оба соответствуют уровню логической единицы, к обоим входным сигналом уровня логического нуля (x₁=x₂=0) суммарная сила электрического тока полевых транзисторов 2, 3 через резистор 5 убывает, а сила тока транзистора 7 через этот резистор возрастает.

Таким образом, в триггерном логическом элементе ИЛИ-НЕ на полевых транзисторах сила электрического тока внешней нагрузки и на выходе логического элемента равна сумме силы токов двух полевых транзисторов 9 и 11, что повышает нагрузочную способность этого логического элемента. В прототипе сила электрического тока нагрузки равна силе тока одного транзистора.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике и, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах. Техническим результатом изобретения является повышение нагрузочной способности триггерного логического элемента ИЛИ-НЕ на полевых транзисторах. Триггерный логический элемент ИЛИ-НЕ на полевых транзисторах дополнительно содержит один дополнительный полевой транзистор с индуцированным n каналом, пять резисторов и источник опорного напряжения. 2 ил.

Триггерный логический элемент ИЛИ-НЕ на полевых транзисторах, содержащий источник питающего постоянного напряжения, общая шина (минусовой вывод) которого заземлена, параллельно включенные два полевых транзистора (первый и второй) с индуцированными каналами n-типа, подложки которых соединены с их истоками и образуют один общий вывод, а выводы затворов образуют первый и второй входы относительно «земли» логического элемента, третий полевой транзистор тоже с индуцированным n-каналом, исток и подложка которого подсоединены к общему выводу истоков и подложек первых двух полевых транзисторов, четвертый полевой транзистор, имеющий индуцированный n-канал, подложка которого соединена с его истоком, отличающийся тем, что в него введены один дополнительный полевой транзистор с индуцированным n-каналом, пять резисторов и источник опорного напряжения, первый резистор включен между выходом (плюсовой вывод) источника питающего постоянного напряжения и общим выводом стоков первого и второго полевых транзисторов, второй резистор включен между общим выводом истоков и подложек первого, второго, третьего полевых транзисторов и «землей», третий резистор включен между общим выводом первого резистора, выхода источника питающего постоянного напряжения и стока третьего полевого транзистора, четвертый резистор подсоединен к стоку четвертого полевого транзистора, свободный вывод этого резистора образует относительно «земли» выход логического элемента, пятый резистор включен между общим выводом четвертого резистора, выхода логического элемента и общим выводом истока и подложки дополнительного полевого транзистора, затвор дополнительного транзистора соединен с общим выводом четвертого резистора и стока четвертого полевого транзистора, сток дополнительного полевого транзистора подсоединен к затвору четвертого транзистора и к общему выводу третьего резистора и стока третьего транзистора, общий вывод истока и подложки четвертого полевого транзистора подключен к общему выводу первого резистора и стоков первого, второго полевых транзисторов, выход (плюсовой вывод) источника опорного напряжения соединен с затвором третьего полевого транзистора, а минусовой вывод этого источника заземлен.