Сумматор по модулю три Советский патент 1991 года по МПК G06F7/49 

Z,

U)

о SS

Изобретение относится к вычислительной технике и может быть использовано для построения систем пе редачи и переработки дискретной информации. Целью изобретения является упрощение сумматора. Сумматор по модулю три содержит элемент И 1, сумма тор 2 по модулю два, элемент ИЗ, сумматор .4 по модулю два, элементы ИЛИ 5,6 и элементы ЗАПРЕТ 7,8 с с сот ветствующнми связями. 1 табл., 1 ил.

(Л

с

ф

S

00

Изобретение относится к вычислительной технике и может быть использовано для построения систем передачи и переработки дискретной информации .

Цель изобретения - упрощение сумматора „

На чертеже изображена схема сумматора по модулю три.

Сумматор по модулю три содержит элемент И, сумматор 2 по модулю два, элемент И 3, сумматор 4 по модулю два, элементы ИЛИ 5 и 6 и элементы ЗАПРЕТ 7 и 8.

Элемент И 1 и сумматор 2 по модулю два соединены входами с входными шинами сигналов Хл и Y, элемент И 3 и сумматор 4 по модулю два соединены входами с входными шинами сигналов X , и Y, элемент ИЛИ 5 соединен входами с выходами элемента И 1 и сумматора 4 по модулю два, а выходом - с прямым входом элемента ЗАПРЕТ 7, выход которого является выходом сигнала Z, первого разряда устройства, а второй инверсный вход - с выходом сумматора 2 по модулю два, элемент ИЛИ 6 соединен входами с выходами сумматора 2 по модулю два и элемента И 3, а выходом - с прямым входом элемента ЗАПРЕТ 8, выход которого является выходом сигнала Ъд второго разряда устройства, я инверсный вход соединен с выходом сумматора 4 по модулю два.

Функционирование сумматора по модулю три поясняется таблицей, в которой приведены выходные сигналы всех

ходные коды

ji.ljL.Lir.

о о о 1 1 1 о о о

о 1

,0

о I

о о 1 о

Сумма входныхкодов X+Y

О 1 2 1 2 3 2 3 4

(X+Y)mod k

элементов схем для всех разрешенных значений входных сигналов, соответствующих входным кодам Х62 и Y 2.

Из таблицы видно, что при подаче на входы устройства кодов X и Y на его выходах формируется код Z - (X + + Y) mod 3.

Формула изобретения

5

Сумматор по модулю три, содержащий первый элемент И и первый сумматор по модулю два, соединенные входами с входными шинами первого разряда сумматора, второй элемент И и второй сумматор по модулю два, соединенные входами с входными шинами второго разряда сумматора, а также два элемента ИЛИ, отличающий- с я тем, что, с целью упрощения, он содержит два элемента ЗАПРЕТ, причем первьй элемент ИЛИ соединен входами с выходами первого сумматора ino модулю два и второго элемента И, а выходом - с прямым входом первого элемента ЗАПРЕТ, выход которого является выходом первого разряда сумматора, а инверсный вход соединен с выходом второго сумматора по модулю два, второй элемент ИЛИ соединен входами с выходами второго сумматора по модулю два и первого элемента И, а выходом - с прямым входом второго элемента ЗАПРЕТ, выход которого является выходом второго разряда сумматора, а инверсный вход соединен с выходом первого сумматора по модулю два.

0

5

0

5

Остаток

Выходные сигналы элементов схемы Номера элементов схемы

питие