Способ нониусного цифроаналогового преобразования Российский патент 2019 года по МПК H03M1/66 

Изобретение относится к технике преобразования электрических сигналов, в частности, к преобразованию цифровой информации в аналоговый сигнал.

Известны два основных способа цифроаналогового преобразования:

в одном из которых производят суммирование единичных эталонных сигналов, а в другом - суммирование эталонных сигналов, веса которых отличаются.

В первом способе при формировании выходного аналогового сигнала и при использовании двоичного кода управления используется только одна эталонная величина весом в один квант (см. 1. Титце У., Шенк К. Полупроводниковая схемотехника: Справочное руководство. Пер. с нем. - М. Мир, 1982. - 512 с. Стр. 444, рис. 24.1 и стр. 245 рис. 24.2).

Во втором способе применяются эталонные сигналы с весами, зависящими от номера разряда, и в суммировании участвуют только те эталонные сигналы, для которых в соответствующем разряде входного кода имеется единица при использовании двоичного кода управления или значащая цифра, отличная от нуля при недвоичном коде управления, например, от 1 до 9 при декадном коде управления (см. 2. Титце У., Шенк К. Полупроводниковая схемотехника: Справочное руководство. Пер. с нем. - М. Мир, 1982. - 512 с. Стр. 446, рис. 24.3, стр. 446, рис. 24.5).

В упомянутых цифроаналоговых преобразователях из опорного сигнала Y формируют эталонные величины, соответствующие значениям разрядов входного кода управления X, которые суммируют и образуют дискретные значения выходной аналоговой величины Z.

Принцип способа цифроаналогового преобразования можно представить в виде, показанном на фиг. 1.

Рассмотрим параллельный цифро-аналоговый преобразователь (ЦАП), представленный на фиг. 1, который имеет вход единственного аналогового (опорного) сигнала Y - тока или напряжения, цифровые входы управления X, тактируемые во времени с интервалом t и выход аналогового сигнала Z - тока или напряжения, причем опорный Y и выходной Z сигналы могут быть как одинаковыми (ток или напряжение на входе и ток или напряжение на выходе), так и разными (напряжение или ток на входе - ток или напряжение на выходе).

Преобразование цифрового кода управления X в выходной аналоговый сигнал Z осуществляется за один или несколько тактов времени t, т.е. в предельном случае за один такт в аналоговую величину Z преобразуются все разряды управляющего слова X. Поэтому ЦАП_0, реализующий такой способ преобразования, называют параллельным.

Будем считать, что цифровой код управления позиционный, а система счисления с основанием а непринципиальна - она может быть двоичной (а=2), десятичной (а=10), шестнадцатеричной (а=16) или любой другой.

Например, цифровой двоичный код числа (слово) X, отнормированный к единице:

где а=2; q_k∈[0,1]; ψ - число двоичных разрядов в слове X.

Для двоичного ЦАП выходной сигнал определяется следующим образом:

Z=hY(a_k-12^k-1+a_k-22^k-2+…+а₀2⁰),

где Y - опорный (эталонный) сигнал; q∈(а₀, а₁, …, a_k-1)≡[0,1], - коэффициенты двоичных разрядов, принимающие значения «0» или «1»;

k=0, 1, … ψ-1 - номер двоичного разряда;

h - коэффициент пропорциональности.

В случае цифрового десятичного управляющего кода числа X, отнормированного к единице:

где а=10; q_k∈[0.1, …, 9); ψ - число десятичных разрядов в слове X.

В цифроаналоговых преобразователях из опорного сигнала Y формируют эталонные сигналы, соответствующие значениям разрядов входного управляющего кода X, которые суммируют и образуют дискретные значения выходной аналоговой величины Z.

Внутреннее содержание ЦАП_0 и алгоритм его работы (внутреннего функционирования) для дальнейшего рассмотрения не имеет принципиального значения.

Аналоговый сигнал Z на выходе ЦАП_0 образуется из опорного аналогового сигнала Y на его входе с помощью управления ЦАП_0 цифровым кодом X длины ψ разрядов; при этом опорный сигнал Y - основа аналоговой мерной шкалы. Величина ступеньки (шага квантования) на выходе такого ЦАП_0 равна

s=Y/(а^ψ-1).

В этом случае Z=Y×X и имеет место "классическое" преобразование X⇒Z, причем точность преобразования является линейной функцией точности элементарных электронных компонентов ЦАП_0 - резистивных (конденсаторных) матриц, ключей тока (напряжения) и т.д., т.е. определена технологией изготовления конкретной микросхемы ЦАП_0 и конечной точностью (разбросом) номинальных значений его внутренних элементов.

При рассмотренном преобразовании, как в первом, так и во втором способе возникают погрешности, вызванные изготовлением элементов ЦАП_0. Основными факторами погрешностей элементов являются:

технологический разброс параметров (точность изготовления);

влияние изменений окружающей среды (в основном температуры) - температурная стабильность;

изменение параметров во времени (старение);

воздействия внешних и внутренних шумов и помех.

Поэтому характеристики преобразования реальных ЦАП_0 отличаются от идеальных формой, значением ступеней и их расположением относительно осей координат.

Для увеличения точности преобразования можно усложнять внутреннюю структуру ЦАП_0, увеличивать точность и стабильность параметров используемых элементов, но только в пределах возможностей производства.

Указанные причины, а это, в конечном счете, технологические возможности производства, ограничивают максимально достижимую точность параллельного ЦАП_0, которая в настоящее время не превышает 20… 22 двоичных разрядов (бит) кода управления X.

Известен способ цифроаналогового преобразования, пример реализации которого приведен на фиг. 2, при этом используется исходный ЦАП_0, показанный на фиг. 1 (см. 3. Титце У., Шенк К. Полупроводниковая схемотехника: Справочное руководство. Пер. с нем. - М. Мир, 1982. - 512 с. Стр. 447, рис. 24.7).

На фиг. 2 показаны: ЦАП_2, ЦАП_4, на соответствующие входы которых подается опорный сигнал Y и тактирующий сигнал t, а на их входные шины поступают соответственно управляющие слова М длиной α разрядов и a^-αN длиной β разрядов. Выход ЦАП_4 подключен ко входу аттенюатора 5, выход которого соединен с первым входом сумматора 3 сигналов, ко второму входу которого подключен выход ЦАП_2. На выходе сумматора 3 сигналов имеем результирующий аналоговый сигнал Z₀.

В этом способе преобразования цифровое слово управления Х=М+a^-αN длины ψ разрядов делится на два слова управления М и a^-αN (желательно половинной длины ψ/2, но не обязательно): ψ=α+β, где α - число старших разрядов кода управления X, а β - число младших разрядов кода управления X. Тактируются оба ЦАП в одни и те же моменты времени t.

При данном преобразовании, как и у предыдущих аналогов, используется единственный опорный сигнал (мерная шкала) Y.

Младшие a^-αN разряды длины β кода управления X умножаются в цифровом 1 умножителе в а^α раз, образуя управляющее слово N длины β разрядов.

Первый ЦАП_2 преобразует управляющее слово М длины α разрядов в аналоговый сигнал Z₁, второй ЦАП_4 преобразует управляющее слово N длины β разрядов в аналоговый сигнал Z₂.

Величина ступеньки (шага квантования) на выходе ЦАП_2 равна s₁=Y/a^∝>>Y/a^ψ, а величина ступеньки (шага квантования) на выходе ЦАП_4 равна s₂=Y/a^β>>Y/a^ψ. В случае α≈β величины ступенек s₁≈s₂.

При этом изменения величин (размах) выходного сигнала Z₁ при изменении отнормированного к единице кода управления М от 0 до (1-a^-α) на выходе ЦАП_2 будет равным Y(1-a^-α), а размах выходного сигнала Z₂ при изменении отнормированного к единице кода управления N от 0 до (1-a^-β) на выходе ЦАП_4 будет равным Y(1-a^-β).

Для того, чтобы уменьшить величину ступеньки выходного сигнала Z₀ до исходного значения s=Y/a^ψ необходимо уменьшить размах выходного сигнала Z₂ на выходе ЦАП_4 в а^α раз с помощью аналогового аттенюатора 5 и сложить полученный сигнал Z₃=Z₂/a^α с выходным сигналом ЦАП_2 Z₁ (у которого величина ступеньки s₁=Y/a^∝) в сумматоре 3 сигналов.

На выходе сумматора 3 сигналов (фиг. 2) получим выходной сигнал Z₀=Z₁+Z₃, который может изменяться от 0 до Y(1-a^-ψ) с требуемым шагом квантования s=Y/a^ψ.

Точность преобразования опорного сигнала Y в аналоговую величину Z₀ будет такой же, как у аналога, показанного на фиг. 1, но требования к точности ЦАП_4 будут уменьшены в а^α раз.

Однако в рассмотренном способе цифроаналогового преобразования необходимо обеспечить высокую точность ЦАП_2 и аналогового аттенюатора 5, помещенного между выходом ЦАП_4 и входом сумматора 3 сигналов.

К этим двум аналоговым узлам структуры, показанным на фиг. 2, предъявляются такие же жесткие требования по точности, как и к ЦАП_0, показанному на фиг. 1. Точность ЦАП_2 и аттенюатора 5 будут ограничивать результирующую точность всего ЦАП, показанного на фиг. 2.

Способ преобразования, реализуемый в структуре параллельного ЦАП, приведенной на фиг. 2, примем за прототип.

Техническим результатом изобретения является повышение точности преобразования аналоговой величины с помощью цифровой обработки кода управления.

Достижение технического результата обеспечивается в предлагаемом способе нониусного цифроаналогового преобразования, при котором преобразуют опорный сигнал Y с помощью управляющего слова X=M+a^-αN длины ψ=α+β, где М старшие разряды длины α управляющего слова X, а a^-αN младшие разряды длины β управляющего слова X, причем α≈β, а над аналоговым сигналом Z осуществляют два параллельных преобразования, причем при первом преобразовании первый выходной аналоговый сигнал Z₁ пропорционален управляющему слову M длины а разрядов, а при втором преобразовании второй выходной аналоговый сигнал Z₂ пропорционален управляющему слову N длины β разрядов, при этом перед упомянутыми параллельными преобразованиями осуществляют цифровое умножение младших a^-αN разрядов управляющего слова X в а^α раз (сдвиг влево на а разрядов), а также производят суммирование преобразованных аналоговых сигналов Z₁ и Z₂ в выходной аналоговый сигнал Z₀, отличающемся тем, что α старших разрядов управляющего слова X и полученные после умножения в а^α раз β младших разрядов a^-αN управляющего слова X подвергают алгебраическому (арифметическому с учетом знака) суммированию в соответствии с формулой Q=M±N, после чего цифровой код Q преобразуют из опорного (эталонного) сигнала Y₁ в аналоговый сигнал Z₁, а цифровой код N преобразуют из опорного (эталонного) сигнала Y₂ в аналоговый сигнал Z₂, при этом опорные сигналы Y₁ и Y₂ связаны соотношением

Y₂=Y₁(1±a^-α),

где а - основание системы счисления, α - число разрядов, на которое сдвинут код управления a^-αN, после чего производят упомянутое суммирование преобразованных аналоговых сигналов Z₁ и Z₂ в выходной сигнал Z₀.

При этом при параллельных преобразованиях аналоговых сигналов Z₁ и Z₂ в выходной сигнал Z₀ масштаб преобразований выбран одинаковым.

При алгебраическом суммировании кода управления M и кода управления N в соответствии с формулой Q=M+N осуществляют их арифметическое суммирование, а аналоговое преобразование выходных сигналов Z₁ и Z₂ производят путем их вычитания, причем опорный сигнал Y₂ формируют в соответствии с выражением

Y₂=Y₁(1-a^-α);

При алгебраическом суммировании кода управления M и кода управления N, в соответствии с формулой Q=M-N осуществляют их арифметическое вычитание, а аналоговое преобразование выходных сигналов Z₁ и Z₂ производят путем их суммирования, причем опорный сигнал Y₂ формируют в соответствии с выражением

Y₂=Y₁(1+a^-α),

Поясним достижение технического результата в предлагаемом способе указанными выше отличиями.

В основу предлагаемого способа положен принцип нониусного преобразования - использование двух мерных шкал, находящихся в дробно- кратном соотношении, т.е. осуществление пары преобразований X⇒Z₁; X⇒Z₂; Z₁, Z₂⇒Z₀.

Иными словами, присутствует пара мерных шкал (опорных сигналов Y), связанных зависимостью:

Y₂=Y₁(1±a^-α),

при этом структуру числа X представляют в виде (разбиение искусственное):

Х=Х_α+βХ_α+β-1…Х₂Х₁≡Ma^-∝N,

где М группа старших разрядов длины α и a^-αN группа младших разрядов длины β числа X в выбранной системе счисления. Практически, число N есть результат умножения числа a^-αN в а^α раз, (сдвинутое на а разрядов влево), т.е. умноженное цифровым способом в а^α раз. Тогда можно записать:

Q=M±N;

При этом должно соблюдаться условие:

при арифметическом суммировании цифровых кодов управления M и N, сигналы Z₁ и Z₂ в выходном аналоговом сумматоре должны вычитаться, как и второй опорный сигнал Y₂=Y₁(1-a^-α), в соответствии с выражением:

при арифметическом вычитании цифровых кодов управления M и N, сигналы Z₁ и Z₂ в выходном аналоговом сумматоре должны складываться, как и второй опорный сигнал Y₂=Y₁(1+a^-α), в соответствии с выражением:

Как следует из приведенных формул данные преобразования приводят к одинаковому результату, что обеспечивает требуемую точность преобразования цифрового кода управления X в аналоговую величину Z₀.

Структурная схема одного из возможных вариантов построения нониусного цифроаналогового преобразователя (ЦАП), реализующего предлагаемый способ, приведена на фиг. 3, на которой показан арифметический сумматор 6, на соответствующие входы которого поступают α старших разрядов и β младших разрядов управляющего слова X, причем младшие a^-αN разрядов перед этим подверглись цифровому умножению в а^α раз (сдвиг влево на α разрядов) с помощью цифрового умножителя 7. На фиг. 3 также имеются источник 8 опорного сигнала Y₁, источник 9 опорного сигнала Y₂, ЦАП_10, аналоговый сумматор 11 и ЦАП_12. При этом выходная шина арифметического сумматора 6 подключена к соответствующей входной шине управления ЦАП_10, к другому входу которого подключен выход источника 8 опорного сигнала Y₁. Выход ЦАП_10 соединен с соответствующим входом аналогового 11 сумматора, к другому входу которого подключен выход ЦАП_12, на входную шину управления которого поданы a^-αN младших разрядов управляющего слова X; подвергшихся цифровому умножению в а^α раз (сдвиг влево на α разрядов) с помощью цифрового умножителя 7, а другой вход ЦАП_12 соединен с выходом источника 9 опорного сигнала Y₂. На выходе аналогового сумматора 11 имеем выходной аналоговый сигнал Z₀.

Предлагаемый способ осуществляется в данном варианте построения нониусного цифроаналогового преобразователя следующим образом.

На входные шины арифметического сумматора 6 и цифрового умножителя 7 поступают α старших разрядов и β младших разрядов числа X соответственно, являющихся управляющим словом M и управляющим словом a^-αN соответственно. В цифровом умножителе 7 осуществляется умножение β младших разрядов в а^α раз, и результат умножения -управляющее слово N поступает на вторую входную шину арифметического сумматора 6 и на входную шину ЦАП_12, на вход которого поступает также опорный сигнал Y₂=Y₁(1±a^-α), при этом в арифметическом сумматоре 6 осуществляется алгебраическое суммирование (арифметическое с учетом знака) α старших разрядов и полученных после умножения в а^α раз β младших разрядов числа X в соответствии с формулой Q=М+N, результат суммирования поступает на входную шину ЦАП_10, на вход которого поступает также опорный сигнал Y₁. Цифровой код Q в ЦАП_10 преобразуется из опорного сигнала Y₁ в аналоговый сигнал Z₁, а цифровой код N в ЦАП_12 преобразуется из опорного сигнала Y₂ в аналоговый сигнал Z₂.

В аналоговом сумматоре 11 осуществляется суммирование преобразованных аналоговых сигналов Z₁ и Z₂, которые поступают на соответствующие входы аналогового сумматора 11, в выходной аналоговый сигнал Z₀.

В качестве числового примера рассмотрим вариант нониусного преобразования десятичного числа Х₍₁₀₎↔(M+10^-1N)₍₁₀₎ в абстрактный аналоговый параметр Z.

Поскольку система счисления десятичная, двухразрядное цифровое слово X₍₁₀₎ разбиваем на два одноразрядных - М и N, а опорные сигналы Y примут вид: Y₁=1,0; Y₂=1,1×Y₁.

Характерных вариантов будет два: для случая М₁>N и для случая М₂<N. Пусть М₁=8 и М₂=3, a N принимает значения от 0 до 9. Сведем этапы вычислений и преобразований в табл. 1 и табл. 2.

Единственными узлами нониусного ЦАП (фиг. 3), к которым следует предъявить жесткие требования по обеспечению точности, являются выходной аналоговый сумматор 11 и источники 8 и 9 опорных сигналов Y₁_ и Y₂_ соответственно, причем трудности по их реализации не являются непреодолимыми, более того, стандартными для (высоко) прецизионной электроники.

Так, например, при двадцатиразрядном входном двоичном слове (α=β=10) и Y₁=10 В, требуемая относительная точность аналогового сумматора 11 и источника 8 опорного сигнала Y₁ δ_а≤2^-20≈10^-6 (абсолютная точность - 9,5 мкВ), что вполне реализуемо на современной элементной базе.

В случае Y₂=0,9×Y₁ и при тех же числовых параметрах, получим:

Следует также помнить, что в обоих рассматриваемых случаях разрядность первого ЦАП_10 должна быть на единицу больше разрядности второго ЦАП_12, иными словами, при равной разрядности ЦАП_10 и ЦАП_12 длина β управляющего слова N и слова X₀₂=N-1. В результате, при использовании двух ЦАП равной разрядности β (и точности а^-1), результирующая точность будет не лучше δ≥(2β-1)^-1.

Выборочно проверим первый алгоритм преобразования для четырехразрядного десятичного числа, сведя результаты в таблицу 5.

Последний вопрос - неравная разрядность N и М при (N+М)≡1 (mod2), т.е. при X нечетном, а именно, случай М=N-1. Составим еще две таблицы 6 и 7 - для первого и второго вариантов преобразования:

В предлагаемом способе преобразования при любом соотношении чисел N и М происходит потеря всего лишь одного разряда при росте точности цифроаналогового преобразования в ≈ а^α раз, т.к. происходит значительное уменьшение погрешности, а значит, увеличение точности преобразования параллельного цифроаналогового преобразования без ужесточения требований к технологии изготовления элементов ЦАП.

Еще раз обратим внимание на следующее обстоятельство: при использовании любого метода цифроаналогового преобразования (двойного и более интегрирования, сигма-дельта, конвейерного, последовательного приближения, нониусного и т.д.) требования к точности аналоговых узлов определены только требуемой точностью преобразования.

Весовой вклад отдельных аналоговых элементов цифроаналогового преобразователя, реализующего предлагаемый способ, в бюджет допустимых погрешностей устройства в целом зависит от конкретной схемотехнической реализации. И, разумеется, действует известное правило:

чем жестче требования к точности преобразования, тем (как минимум, линейно) жестче требования к аналоговым узлам.

Требования к точности и стабильности источников опорных напряжений (токов) и аналоговых алгебраических сумматоров входных/выходных напряжений (токов) инвариантны выбранному методу преобразования, а их вклад невелик.

Основной вклад в бюджет погрешностей вносит собственно ЦАП (который присутствует в структуре нониусного цифроаналогового преобразования в явном или неявном виде) посредством погрешностей ключей тока/напряжения и R (С) - матриц.

Применение одинаковых резисторов позволяет существенно улучшить точность по сравнению с обычным взвешивающим ЦАП, так как сравнительно просто изготовить набор прецизионных элементов с одинаковыми параметрами. ЦАП типа R-2R позволяют отодвинуть, но не снять, ограничения по разрядности. С лазерной подгонкой пленочных резисторов, расположенных на одной подложке гибридной микросхемы, можно достигнуть точности ЦАП 20-22 бита.

Поэтому ослабление требований к ЦАП в виде уменьшения требуемого числа разрядов ψ управляющего слова X при сохранении конечной точности преобразования так важно для практики.

Рассмотрим пример выполнения элементов в структурной схеме при реализации предлагаемого способа преобразования.

Арифметический сумматор 6 может быть выполнен на микросхемах арифметического сумматора К555ИМ3 (SN7483) или на микросхеме арифметическо-логического устройства КР1533ИП3.

В качестве ЦАП 10 и 12 может быть использована микросхема двойного ЦАП AD5763 …

Источники 8 и 9 опорных сигналов могут быть выполнены на микросхемах LT6657 (прецизионный источник напряжения) или LT3092 (прецизионный источник тока).

Для осуществления цифрового умножения в α раз N младших разрядов управляющего слова X (сдвиг влево на α разрядов) можно использовать микросхемы регистров сдвига - универсальных регистров КР1533ИР8 (SN74HC164).

Изобретение относится к технике преобразования электрических сигналов, в частности к преобразованию цифровой информации в аналоговый сигнал. Техническим результатом является повышение точности. Способ содержит этапы, на которых преобразуют опорный сигнал Y c помощью управляющего слова Х=М+a^-αN длины ψ=α+β, где М старшие разряды длины α управляющего слова X, a a^-αN младшие разряды длины β управляющего слова X, причем α≈β, а над аналоговым сигналом Z осуществляют два параллельных преобразования, причем при первом преобразовании первый выходной аналоговый сигнал Z₁ пропорционален управляющему слову М длины α разрядов, а при втором преобразовании второй выходной аналоговый сигнал Z₂ пропорционален управляющему слову N длины β разрядов, перед упомянутыми параллельными преобразованиями осуществляют цифровое умножение младших a^-αN разрядов управляющего слова X в а^α раз, а также производят суммирование преобразованных аналоговых сигналов Z₁ и Z₂ в выходной аналоговый сигнал Z₀, при этом α старших разрядов управляющего слова X и полученные после умножения в а^α раз β младших разрядов a^-αN управляющего слова X подвергают алгебраическому суммированию в соответствии с формулой Q=М±N, после чего цифровой код Q преобразуют из опорного сигнала Y₁ в аналоговый сигнал Z₁, а цифровой код N преобразуют из опорного сигнала Y₂ в аналоговый сигнал Z₂, при этом опорные сигналы Y₁ и Y₂ связаны соотношением Y₂=Y₁(1±a^-α), где а - основание системы счисления, α - число разрядов, на которое сдвинут код управления a^-αN. 3 з.п. ф-лы, 3 ил., 7 табл.

1. Способ нониусного цифроаналогового преобразования, при котором преобразуют опорный сигнал Y с помощью управляющего слова X=М+a^-αN длины ψ=α+β, где М старшие разряды длины α управляющего слова X, а а^-αN младшие разряды длины β управляющего слова X, причем α≈β, а над аналоговым сигналом Z осуществляют два параллельных преобразования, причем при первом преобразовании первый выходной аналоговый сигнал Z₁ пропорционален управляющему слову М длины α разрядов, а при втором преобразовании второй выходной аналоговый сигнал Z₂ пропорционален управляющему слову N длины β разрядов, при этом перед упомянутыми параллельными преобразованиями осуществляют цифровое умножение младших a^-αN разрядов управляющего слова X в а^α раз, а также производят суммирование преобразованных аналоговых сигналов Z₁ и Z₂ в выходной аналоговый сигнал Z₀, отличающийся тем, что α старших разрядов управляющего слова X и полученные после умножения в а^α раз β младших разрядов a^-αN управляющего слова X подвергают алгебраическому суммированию в соответствии с формулой Q=М±N, после чего цифровой код Q преобразуют из опорного сигнала Y₁ в аналоговый сигнал Z₁, а цифровой код N преобразуют из опорного сигнала Y₂ в аналоговый сигнал Z₂, при этом опорные сигналы Y₁ и Y₂ связаны соотношением

Y₂=Y₁(1±а^-α),

где а - основание системы счисления, α - число разрядов, на которое сдвинут код управления a^-αN, после чего производят упомянутое суммирование преобразованных аналоговых сигналов Z₁ и Z₂ в выходной сигнал Z₀.

2. Способ по п. 1, отличающийся тем, что при параллельных преобразованиях аналоговых сигналов Z₁ и Z₂ в выходной сигнал Z₀ масштаб преобразований выбран одинаковым.

3. Способ по п. 1, отличающийся тем, что при алгебраическом суммировании кода управления М и кода управления N в соответствии с формулой Q=М+N осуществляют их арифметическое суммирование, а аналоговое преобразование выходных сигналов Z₁ и Z₂ производят путем их вычитания, причем опорный сигнал Y₂ формируют в соответствии с выражением

Y₂=Y₁(1-a^-α);

4. Способ по п. 1, отличающийся тем, что при алгебраическом суммировании кода управления М и кода управления N, в соответствии с формулой Q=М-N осуществляют их арифметическое вычитание, а аналоговое преобразование выходных сигналов Z₁ и Z₂ производят путем их суммирования, причем опорный сигнал Y₂ формируют в соответствии с выражением

Y₂=Y₁(1+а^-α),