Устройство мажоритирования с заменой Российский патент 2020 года по МПК G06F7/57 H03K19/23 

Изобретение относится к автоматике и вычислительной техники и может быть использовано для непрерывного контроля работоспособности средств вычислительной техники, функционирующих в условиях непрерывной динамики и постоянных изменений параметров внешних условий и с учетом повышенных требований к их надежности.

Наиболее близким по технической сущности является мажоритарный блок элементов «5 и более из 9», при этом вариант реализации им мажоритарной функции «5 и более из 9» содержит 22 двухвходовых элемента «И» и 21 элемент ИЛИ, которые реализуют мажоритарную функцию девяти аргументов [1].

Недостатком данного устройства является невозможность замены отказавшего канала резервным исправным, что очень важно и необходимо при функционировании высоконадежных адаптивных вычислительных систем.

Задача изобретения - создать устройство, обеспечивающее замену отказавшего канала в мажоритированной системе резервным исправным, что очень важно и необходимо при функционировании высоконадежных адаптивных вычислительных систем.

Это решение достигается тем, что в адаптивный мажоритарный блок, содержащий первую группу элементов И 4₁ - И 4₃, первый элемент ИЛИ 5, входы которого подсоединены к выходам группы первых элементов И 4₁ - И 4₃, первый вход первого элемента первой группы элементов И 4₁ подсоединен к второму входу третьего элемента И 4₃ первой группы, первый вход второго элемента И 4₂ первой группы подсоединен к второму входу первого элемента И 4₁ первой группы, первый вход третьего элемента И 4₃ первой группы подсоединен к второму входу первого элемента И 4₂ первой группы, включены группа вторых элементов И 1₁ - И 1₄, группа третьих элементов И 2₁ - И 2₃, группа вторых элементов ИЛИ 3₁ - ИЛИ 3₃, группа первых схем сравнения 6₁ - 6₃, группа счетчиков 7₁ - 7₃, регистр 8, группа вторых схем сравнения 9₁ - 9₃, третий элемент ИЛИ 10, первый триггер 11, группа четвертых элементов И 12₁ - И 12₃, элемент задержки 13, группа вторых триггеров 14₁ - 14₃, первый вход устройства 18 подсоединен к первым входам группы вторых элементов И 1₁ - И 1₄, выход первого элемента И 1₁ второй группы подсоединен к первым входам группы третьих элементов И 2₁ - И 2₃, выход каждого из которых подсоединен к первому входу одноименного элемента ИЛИ 3₁ - ИЛИ 3₃ второй группы, выходы которых подсоединены к первым входам первой группы элементов И 4₁ - И 4₃, выход первого элемента ИЛИ 5 подсоединен к первым входам группы первых схем сравнения 6₁ - 6₃, вторые входы которых подсоединены к выходам одноименных элементов ИЛИ 3₁ - ИЛИ 3₃ второй группы, выходы группы первых схем сравнения 6₁ - 6₃ подсоединены к первым входам счетчиков 7₁ - 7₃, выходы которых подсоединены к первым входам группы вторых схем сравнения 9₁ - 9₃, вторые входы которых подсоединены к выходу регистра 8, а выходы - к одноименным входам третьего элемента ИЛИ 10, первым входам группы четвертых элементы И 12₁ - И 12₃, к входам группы вторых триггеров 14₁ - 14₃, выходы которых подсоединены к вторым входам группы вторых элементов И 1₂ - И 1₄ и к вторым входам группы третьих элементов И 2₁ - И 2₃, выход третьего элемента ИЛИ 10 подсоединен к входу первого триггера 11, выход которого подсоединен к вторым входам группы четвертых элементы И 12₁ - И 12₃, к второму входу второго элемента И 1₁ второй группы и к выходу 15 устройства, выходы группы четвертых элементы И 12₁ - И 12₃ подсоединены к вторым входам одноименных счетчиков 7₁ - 7₃, вход элемента задержки 13 подсоединен к входу 18 устройства, а выход - к третьим входам группы первых схем сравнения 6₁ - 6₃, выходы элементов И 1₂ - И 1₄ второй группы подсоединены к вторым входам одноименных элементов ИЛИ 3₁ - ИЛИ 3₃ второй группы, вход 16 устройства подсоединен к третьему входу первого элемента И 1₁ второй группы, входы 17₁ - 17₃ устройства подсоединены к третьим входам одноименных элементов И 1₂ - И 1₄ второй группы.

Проведенный поиск в известной научно-технической литературе не выявил наличие подобных технических решений.

Сущность изобретения поясняется чертежом. На фиг. 1 представлено схематичное изображение устройства мажоритирования с заменой.

Устройство содержит элементы И 1₁ - И 1₄, элементы И 2₁ - И 2₃, элементы ИЛИ 3₁ - ИЛИ 3₃, элементы И 4₁ - И 4₃, элемент ИЛИ 5, схемы сравнения 6₁ - 6₃, счетчики 7₁ - 7₃, регистр 8, схемы сравнения 9₁ - 9₃, элемент ИЛИ 10, триггер 11, элементы И 12₁ - И 12₃, элемент задержки 13, триггеры 14₁ - 14₃, выходы 19 и 15, входы 16, 17₁ - 17₃ и 18 устройства.

В исходном состоянии счетчики 7₁ - 7₃, триггер 11 и триггеры 14₁ - 14₃, находятся в нулевом состоянии. На регистре 8 хранится код допустимого числа сбоев в работе любого канала в мажоритируемой системе.

Во время работы устройства на его входы 17₁ - 17₃ поступает произвольная последовательность двоичных символов «1» и «0» значений х₁ х₂ и х₃ соответственно, а на вход 18 устройства поступает последовательность тактирующих импульсов.

Таблица истинности мажоритарного блока «два из трех» представлена ниже:

Непосредственно мажоритарный блок «два из трех» выполнен с помощью элементов И 4₁ - И 4₃ и ИЛИ 5.

На вторые входы элементов И 1₂ - И 1₄ подаются входные сигналы x₁ - х₃ с входов 17₁ - 17₃ устройства. На вход 16 подается входной сигнал с выхода резервного блока х_р. На третьи входы элементов И 1₁ - И 1₄ подаются тактирующие сигналы с входа 18 устройства.

При отсутствии устойчивого отказа в каналах устройства нулевой сигнал с выхода триггера 11 подается на первый вход элемента И 1₁, на второй вход которого подается входной сигнал (вход 16 устройства) с выхода резервного блока х_р, поэтому на выходе элемента И 1₁ будет нулевой сигнал, который подается на первые входы элементов И 2₁ - И 2₃.

На первые инверсные входы элементов И 1₂ - И 1₄ подается нулевой сигнал с выхода одноименного триггера 14₁ - 14₃, поэтому на выходах элементов И 1₂ - И 1₄ будут сигналы x₁ - х₃, которые подаются далее на первые входы элементов ИЛИ 3₁ - ИЛИ 3₃.

Элементы И 4₁ - И 4₃ и элемент ИЛИ 5 обеспечивают выработку мажоритированного сигнала х_м, который подается на выход 14 устройства и на первые входы схем сравнения 6₁ - 6₃. На вторые входы схем сравнения 6₁ - 6₃ подаются соответствующие значения x₁ - х₃. Элемент задержки 13 задерживает сигнал на время надежного срабатывания элементов И 2₁ - И 2₃, ИЛИ 3₁ - ИЛИ 3₃, элементов И 4₁ - И 4₃ и элемента ИЛИ 5, после чего он подается на третьи входы схем сравнения 6₁ - 6₃.

При отказе одного из трех мажоритированных каналов единичный сигнал с выхода соответствующей схемы сравнения 6₁ - 6₃ поступает на счетный вход одноименного счетчика 7₁ - 7₃.

При достижении счетчиком 7₁ - 7₃ порогового значения, хранящимся на регистре 8, на выходе соответствующей схемы сравнения 9₁ - 9₃ появляется единичный сигнал, который устанавливает в единичное состояние одноименный триггер 14 и подается на одноименный вход элемента ИЛИ 10. Далее единичный сигнал с выхода элемента ИЛИ 10 устанавливает триггер 11 в единичное состояние. Единичный сигнал с выхода триггера 11 поступает на первые входы элементов И 12₁ - И12₃ и на выход 15 устройства как сигнал тревоги.

На вторые входы элементов И 12₁ - И 12₃ поступают сигналы с выходов одноименных схем сравнения 9₁ - 9₃. При наличии устойчивого отказа одного из трех мажоритированных каналов единичный сигнал с выхода соответствующего триггера 14₁ - 14₃ (например, триггера 14₁) оступает на инверсный вход элемента И 1₂, и на второй вход элемента И 2₂, после чего значение х_р через открытый элемент И 2₁ поступает на первый вход элемента ИЛИ 3₁.

Кроме того, единичный сигнал с выхода элемента И 12₁ поступает на вход сброса в нулевое состояние счетчика 7₁, и процесс работы устройства продолжается.

Таким образом, вместо отказавшего в данном случае первого канала x₁ автоматически подключается резервный канал х_р. Работа устройства мажоритирования с заменой при выходе из строя второго или третьего канала аналогична.

Литература

1. SU №2665226, 2018.

Изобретение относится к автоматике и вычислительной технике. Технический результат заключается в обеспечении непрерывного контроля работоспособности средств вычислительной техники, функционирующих в условиях непрерывной динамики и постоянных изменений параметров внешних условий Устройство мажоритирования с заменой содержит первую группу элементов И 4₁ - И 4₃, первый элемент ИЛИ 5, включены группа вторых элементов И 1₁ - И 1₄, группа третьих элементов И 2₁ - И 2₃, группа вторых элементов ИЛИ 3₁ - ИЛИ 3₃, группа первых схем сравнения 6₁ - 6₃, группа счетчиков 7₁ - 7₃, регистр 8, группа вторых схем сравнения 9₁ - 9₃, третий элемент ИЛИ 10, первый триггер 11, группа четвертых элементов И 12₁ - И 12₃, элемент задержки 13, группа вторых триггеров 14₁ - 14₃. 1 ил., 1 табл.

Устройство мажоритирования с заменой, содержащее первую группу элементов И 4₁ - И 4₃, первый элемент ИЛИ 5, входы которого подсоединены к выходам группы первых элементов И 4₁ - И 4₃, первый вход первого элемента первой группы элементов И 4₁ подсоединен к второму входу третьего элемента И 4₃ первой группы, первый вход второго элемента И 4₂ первой группы подсоединен к второму входу первого элемента И 4₁ первой группы, первый вход третьего элемента И 4₃ первой группы подсоединен к второму входу первого элемента И 4₂ первой группы, отличающееся тем, что в него дополнительно включены группа вторых элементов И 1₁ - И 1₄, группа третьих элементов И 2₁ - И 2₃, группа вторых элементов ИЛИ 3₁ - ИЛИ 3₃, группа первых схем сравнения 6₁ - 6₃, группа счетчиков 7₁ - 7₃, регистр 8, группа вторых схем сравнения 9₁ - 9₃, третий элемент ИЛИ 10, первый триггер 11, группа четвертых элементов И 12₁ - И 12₃, элемент задержки 13, группа вторых триггеров 14₁ - 14₃, первый вход устройства 18 подсоединен к первым входам группы вторых элементов И 1₁ - И 1₄, выход первого элемента И 1₁ второй группы подсоединен к первым входам группы третьих элементов И 2₁ - И 2₃, выход каждого из которых подсоединен к первому входу одноименного элемента ИЛИ 3₁ - ИЛИ 3₃ второй группы, выходы которых подсоединены к первым входам первой группы элементов И 4₁ - И 4₃, выход первого элемента ИЛИ 5 подсоединен к первым входам группы первых схем сравнения 6₁ - 6₃, вторые входы которых подсоединены к выходам одноименных элементов ИЛИ 3₁ - ИЛИ 3₃ второй группы, выходы группы первых схем сравнения 6₁ - 6₃ подсоединены к первым входам счетчиков 7₁ - 7₃, выходы которых подсоединены к первым входам группы вторых схем сравнения 9₁ - 9₃, вторые входы которых подсоединены к выходу регистра 8, а выходы - к одноименным входам третьего элемента ИЛИ 10, первым входам группы четвертых элементы И 12₁ - И 12₃, к входам группы вторых триггеров 14₁ - 14₃, выходы которых подсоединены к вторым входам группы вторых элементов И 1₂ - И 1₄ и к вторым входам группы третьих элементов И 2₁ - И 2₃, выход третьего элемента ИЛИ 10 подсоединен к входу первого триггера 11, выход которого подсоединен к вторым входам группы четвертых элементы И 12₁ - И 12₃, к второму входу второго элемента И l₁ второй группы и к выходу 15 устройства, выходы группы четвертых элементы И 12₁ - И 12₃ подсоединены к вторым входам одноименных счетчиков 7₁ - 7₃, вход элемента задержки 13 подсоединен к входу 18 устройства, а выход - к третьим входам группы первых схем сравнения 6₁ - 6₃, выходы элементов И 1₂ - И 1₄ второй группы подсоединены к вторым входам одноименных элементов ИЛИ 3₁ - ИЛИ 3₃ второй группы, вход 16 устройства подсоединен к третьему входу первого элемента И l₁ второй группы, входы 17₁ - 17₃ устройства подсоединены к третьим входам одноименных элементов И 1₂ - И 1₄ второй группы.