ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 2022 года по МПК G06F7/57 H03K19/23 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи [1,2], которые содержат мажоритарные элементы и с помощью константной настройки реализуют любую из простых симметричных булевых функций , , , , зависящих от семи аргументов – входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся большие аппаратурные затраты, обусловленные тем, что каждый из упомянутых аналогов содержит не менее девятнадцати мажоритарных элементов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь [3], который содержит мажоритарные элементы и с помощью константной настройки реализует любую из простых симметричных булевых функций , , , , зависящих от семи аргументов – входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит семнадцать мажоритарных элементов.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем шестнадцать мажоритарных элементов, третий вход m-го (), второй вход седьмого и выход шестого мажоритарных элементов соединены соответственно с выходом ()-го, вторым входом первого мажоритарных элементов и выходом логического преобразователя, выходы i-го (), ()-го и r-го () мажоритарных элементов подключены соответственно к вторым входам ()-го, ()-го и ()-го мажоритарных элементов, а первые входы m-го, ()-го и первый, третий входы седьмого мажоритарных элементов, второй вход седьмого и третий вход ()-го мажоритарных элементов соединены соответственно с ()-ым и вторым, первым информационными, первым и вторым настроечными входами логического преобразователя, особенность заключается в том, что третьи входы пятого, шестого, третий вход и выход двенадцатого мажоритарных элементов соединены соответственно с выходами шестнадцатого, одиннадцатого, вторым и третьим входами тринадцатого мажоритарных элементов, первый, второй входы ()-го и первый, второй входы двенадцатого мажоритарных элементов подключены соответственно к первому, третьему входам ()-го мажоритарного элемента и второму, первому информационным входам логического преобразователя, седьмой информационный и третий настроечный входы которого соединены соответственно с первыми входами шестого и пятого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁,…,1₁₆, причем третьи входы элементов 1_m (), 1_m+7 и второй, третий входы элемента 1₇ соединены соответственно с выходами элементов 1_m+6, 1_m+11 и вторыми входами элементов 1₁, 1₁₂, выходы элементов 1_i (), 1_m+6, 1_m+11 и 1₁₁, 1₁₆ подключены соответственно к вторым входам элементов 1_i+1, 1_m+7, 1_m+12 и третьим входам элементов 1₆, 1₅, а второй вход элемента 1₇, третий вход элемента 1_i+11, первый вход элемента 1₅, второй вход элемента 1₁₂, первый вход и выход элемента 1₆ соединены соответственно с первым, вторым, третьим настроечными, первым, седьмым информационными входами и выходом логического преобразователя, второй и ()-й информационные входы которого подключены соответственно к первым входам элементов 1₇, 1₁₂ и 1_m, 1_m+7, 1_m+12.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором, третьем настроечных входах фиксируются соответственно необходимые сигналы константной настройки. На его первый,…,седьмой информационные входы подаются соответственно двоичные сигналы . На выходе элемента 1_w () имеем , где и #,∙ есть соответственно сигналы на первом, втором, третьем входах этого элемента и символы операций Maj, ИЛИ, И. Следовательно, сигнал на выходе элемента 1₆ определяется выражением

,

в котором

;

;

.

Таким образом, на выходе предлагаемого логического преобразователя получим

,

где есть простые симметричные булевы функции семи аргументов (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974г.). При этом указанный преобразователь содержит шестнадцать мажоритарных элементов.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь с помощью константной настройки реализует любую из простых симметричных булевых функций , , , , зависящих от семи аргументов – входных двоичных сигналов, и обладает меньшими по сравнению с прототипом аппаратурными затратами.

Источники информации:

1. Патент РФ 2701464, кл. G06F7/57, 2019г.

2. Патент РФ 2757817, кл. G06F7/57, 2021г.

3. Патент РФ 2758186, кл. G06F7/57, 2021г.

Изобретение относится к области вычислительной техники и может быть использовано как средство преобразования кодов для реализации любой из простых симметричных булевых функций, зависящих от семи аргументов - входных двоичных сигналов. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит шестнадцать мажоритарных элементов. 1 ил.

Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий шестнадцать мажоритарных элементов, причем третий вход m-го (), второй вход седьмого и выход шестого мажоритарных элементов соединены соответственно с выходом ()-го, вторым входом первого мажоритарных элементов и выходом логического преобразователя, выходы i-го (), ()-го и r-го () мажоритарных элементов подключены соответственно ко вторым входам ()-го, ()-го и ()-го мажоритарных элементов, а первые входы m-го, ()-го и первый, третий входы седьмого мажоритарных элементов, второй вход седьмого и третий вход ()-го мажоритарных элементов соединены соответственно с ()-м и вторым, первым информационными, первым и вторым настроечными входами логического преобразователя, отличающийся тем, что третьи входы пятого, шестого, третий вход и выход двенадцатого мажоритарных элементов соединены соответственно с выходами шестнадцатого, одиннадцатого, вторым и третьим входами тринадцатого мажоритарных элементов, первый, второй входы ()-го и первый, второй входы двенадцатого мажоритарных элементов подключены соответственно к первому, третьему входам ()-го мажоритарного элемента и второму, первому информационным входам логического преобразователя, седьмой информационный и третий настроечный входы которого соединены соответственно с первыми входами шестого и пятого мажоритарных элементов.