ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 2021 года по МПК G06F7/57 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи [1, 2], которые могут быть использованы для реализации любой из простых симметричных булевых функций τ_0,5×n-1,5, τ_0,5×n-0,5, τ_0,5×n+1,5, τ_0,5×n+2,5, зависящих от n аргументов - входных двоичных сигналов, при n=5.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из функций τ_0,5×n-1,5, τ_0,5×n-0,5, τ_0,5×n+1,5, τ_0,5×n+2,5 при n=7.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь [3], который содержит мажоритарные элементы и с помощью константной настройки реализует любую из простых симметричных булевых функций τ_0,5×n-1,5, τ_0,5×n-0,5, τ_0,5×n+1,5, τ_0,5×n+2,5, зависящих, от n аргументов - входных двоичных сигналов при n=7.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит двадцать мажоритарных элементов.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем семнадцать мажоритарных элементов, выходы i-го , j-го , k-го, шестнадцатого и выход шестого мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го, (j+1)-го, (k+1)-го, семнадцатого мажоритарных элементов и выходом логического преобразователя, особенность заключается в том, что выходы (k-3)-го и пятнадцатого мажоритарных элементов соединены соответственно с вторыми входами (k-2)-го и шестнадцатого мажоритарных элементов, выходы (i+6)-го, (i+12)-го и двенадцатого мажоритарных элементов подключены соответственно к третьим входам i-го, (i+7)-го и шестого мажоритарных элементов, а первые входы седьмого, тринадцатого и первые входы m-го , (m+7)-го, (m+13)-го мажоритарных элементов, первые входы пятого, двенадцатого и третий вход седьмого, второй вход тринадцатого мажоритарных элементов соединены соответственно с вторым и (m+2)-м, седьмым и первым информационными входами логического преобразователя, третий, второй и первый настроечные входы которого подключены соответственно к первому входу шестого, третьему входу (i+12)-го и вторым входам первого, седьмого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁, …,1₁₇, причем выходы элементов 1_i , 1_i+6, 1 _m+12 и 1₆ соединены соответственно с вторыми входами элементов 1_i+1, 1_i+7, 1 _m+13 и выходом логического преобразователя, выходы элементов 1_i+6, 1_i+12 и 1₁₂ подключены соответственно к третьим входам элементов 1_i, 1_i+7 и 1₆, а первые входы элементов 1₇, 1₁₃ и первые входы элементов 1_m, 1_m+7, 1_m+13, первые входы элементов 1₅, 1₁₂ и третий вход элемента 1₇, второй вход элемента 1₁₃ соединены соответственно с вторым и (m+2)-ым, седьмым и первым информационными входами логического преобразователя, третий, второй и первый настроечные входы которого подключены соответственно к первому входу элемента 1₆, третьему входу элемента 1_i+12 и вторым входам элементов 1₁, 1₇.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором, третьем настроечных входах фиксируются соответственно необходимые сигналы ƒ₁,ƒ₂,ƒ₃∈{0,1} константной настройки. На его первый, …, седьмой информационные входы подаются соответственно двоичные сигналы х₁,…,х₇∈{0,1}. На выходе элемента 1_w имеем , где и #, ∨,⋅ есть соответственно сигналы на первом, втором, третьем входах этого элемента и символы операций Maj, ИЛИ, И, следовательно, сигнал на выходе элемента 1₆ определяется выражением

Z=ƒ₃#(x₇#(x₆#(x₅#z₁#z₂)#(x₅#z₂#z₃))#(x₆#(x₅#z₂#z₃)#(x₅#z₃#ƒ₂)))#(x₇#(x₆#(x₅#z₂#z₃)#(x₅#z₃#ƒ₂))#(x₆#(x₅#z₃#ƒ₂)#ƒ₂)),

в котором

z₁=x₄#(x₃#ƒ₁#(x₂#ƒ₁#x₁))#(x₃#(x₂#ƒ₁#x₁)#(x₂#x₁#ƒ₂));

z₂=x₄#(x₃#(x₂#ƒ₁#x₁)#(x₂#x₁#ƒ₂))#(x₃#(x₂#x₁#ƒ₂)#ƒ₂);

z₃=x₄#(x₃#(x₂#x₁#ƒ₂)#ƒ₂)#ƒ₂.

Таким образом, на выходе предлагаемого логического преобразователя получим

где τ₂, τ₃, τ₅, τ₆ есть простые симметричные булевы функции семи аргументов х_1,…,х₇ (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М: Энергия, 1974 г.). При этом указанный преобразователь содержит семнадцать мажоритарных элементов.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь с помощью константной настройки реализует любую из простых симметричных булевых функций τ_0,5×n-1,5, τ_0,5×n-0,5, τ_0,5×n+1,5, τ_0,5×n+2,5, зависящих от n аргументов - входных двоичных сигналов, при n=7 и обладает меньшими по сравнению с прототипом аппаратурными затратами.

Источники информации

1. Патент РФ 2393527, кл. G06F 7/57, 2010 г.

2. Патент РФ 2629451, кл. G06F 7/57, 2017 г.

3. Патент РФ 2701464, кл. G06F 7/57, 2019 г.

Изобретение относится к логическому преобразователю. Технический результат заключается в упрощении устройства логического преобразователя. Преобразователь предназначен для реализации простых симметричных булевых функций, содержащий семнадцать мажоритарных элементов, причем выходы i-го , j-го , k-го, шестнадцатого и выход шестого мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го, (j+1)-го, (k+1)-го, семнадцатого мажоритарных элементов и выходом логического преобразователя, при этом выходы (k-3)-го и пятнадцатого мажоритарных элементов соединены соответственно с вторыми входами (k-2)-го и шестнадцатого мажоритарных элементов, выходы (i+6)-го, (i+12)-го и двенадцатого мажоритарных элементов подключены соответственно к третьим входам i-го, (i+7)-го и шестого мажоритарных элементов, а первые входы седьмого, тринадцатого и первые входы m-го , (m+7)-го, (m+13)-го мажоритарных элементов, первые входы пятого, двенадцатого и третий вход седьмого, второй вход тринадцатого мажоритарных элементов соединены соответственно с вторым и (m+2)-ым, седьмым и первым информационными входами логического преобразователя, третий, второй и первый настроечные входы которого подключены соответственно к первому входу шестого, третьему входу (i+12)-го и вторым входам первого, седьмого мажоритарных элементов. 1 ил.

Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий семнадцать мажоритарных элементов, причем выходы i-го , j-го , k-го, шестнадцатого и выход шестого мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го, (j+1)-го, (k+1)-го, семнадцатого мажоритарных элементов и выходом логического преобразователя, отличающийся тем, что выходы (k-3)-го и пятнадцатого мажоритарных элементов соединены соответственно с вторыми входами (k-2)-го и шестнадцатого мажоритарных элементов, выходы (i+6)-го, (i+12)-го и двенадцатого мажоритарных элементов подключены соответственно к третьим входам i-го, (i+7)-го и шестого мажоритарных элементов, а первые входы седьмого, тринадцатого и первые входы m-го , (m+7)-го, (m+13)-го мажоритарных элементов, первые входы пятого, двенадцатого и третий вход седьмого, второй вход тринадцатого мажоритарных элементов соединены соответственно с вторым и (m+2)-м, седьмым и первым информационными входами логического преобразователя, третий, второй и первый настроечные входы которого подключены соответственно к первому входу шестого, третьему входу (i+12)-го и вторым входам первого, седьмого мажоритарных элементов.