ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 2023 года по МПК G06F7/57 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (патент РФ 2248034, кл. G06F7/38, 2005 г.; патент РФ 2417404, кл. G06F7/57, 2011г.), которые реализуют любую из простых симметричных булевых функций , , , , зависящих от n аргументов - входных двоичных сигналов, при .

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций , , , при .

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2281545, кл. G06F 7/57, 2006г.), который содержит семь мажоритарных элементов и реализует любую из простых симметричных булевых функций , , , , зависящих от n аргументов - входных двоичных сигналов, при .

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций , , , при .

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций , , , , зависящих от n аргументов - входных двоичных сигналов, при .

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем семь мажоритарных элементов, выход шестого, первый вход третьего и выход седьмого мажоритарных элементов соединены соответственно с третьим входом седьмого мажоритарного элемента, первым настроечным входом и выходом логического преобразователя, особенность заключается в том, что в него дополнительно введены три элемента ИЛИ и четыре элемента И, i-й () вход j-го () мажоритарного элемента и первый, второй входы третьего элемента И соединены соответственно с i-ми входами j-ых элементов И, ИЛИ и первым, вторым входами третьего элемента ИЛИ, первый, второй входы третьего и первый, второй, третий входы четвертого элементов И подключены соответственно к выходам первого, второго мажоритарных элементов и выходам первого, второго, третьего элементов ИЛИ, второй, третий входы третьего, третий вход четвертого и третий вход шестого мажоритарных элементов соединены соответственно с первым, вторым, третьим входами и выходом пятого мажоритарного элемента, второй вход четвертого мажоритарного элемента подключен к выходу третьего мажоритарного элемента, второй, третий входы третьего, второй вход шестого и выход четвертого мажоритарных элементов соединены соответственно с выходами первого, второго, третьего и четвертым входом четвертого элементов И, а второй вход седьмого, i-й вход j-го, третий вход пятого и первые входы четвертого, шестого мажоритарных элементов подключены соответственно к выходу четвертого элемента И, ()-му, седьмому информационным и первому настроечному входам логического преобразователя, второй настроечный вход которого соединен с первым входом седьмого мажоритарного элемента.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁,…,1₇ и элементы иЛИ 2₁, 2₂, 2₃, элементы и 3₁,…,3₄, причем i-й () вход элемента 1_j () и первый, второй входы элемента 3₃ соединены соответственно с i-ми входами элементов 2_j, 3_j и первым, вторым входами элемента 2₃, первый, второй входы элемента 3₃ и первый, второй, третий входы элемента 3₄ подключены соответственно к выходам элементов 1₁, 1₂ и 2₁, 2₂, 2₃, второй, третий входы элемента 1₃, третий вход элемента 1₄ и третий вход элемента 1₆ соединены соответственно с первым, вторым, третьим входами и выходом элемента 1₅, второй, третий входы элемента 1₇ и второй вход элемента 1₄ подключены соответственно к выходам элементов 3₄, 1₆ и 1₃, второй, третий входы элемента 1₃, второй вход элемента 1₆ и выход элемента 1₄ соединены соответственно с выходами элементов 3₁, 3₂, 3₃ и четвертым входом элемента 3₄, а i-й вход элемента 1_j, третий вход элемента 1₅ и первые входы элементов 1₃, 1₄, 1₆ подключены соответственно к ()-му, седьмому информационным и первому настроечному входам логического преобразователя, второй настроечный вход и выход которого соединены соответственно с первым входом и выходом элемента 1₇.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первый, …, седьмой информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы и сигналы константной настройки. В представленных ниже табл.1 и табл.2 приведены соответственно значения внутренних сигналов (), , предлагаемого логического преобразователя, полученные для всех возможных наборов значений сигналов , и значения его выходного сигнала Z, полученные для всех возможных наборов значений сигналов при 1) ; 2) , ; 3) , ; 4) .

Таблица 1 000 000 100 001 001 001 101 011 010 001 110 011 011 011 111 111 Таблица 2 1) 2) 3) 4) 1) 2) 3) 4) Z Z Z Z Z Z Z Z 0 000 000 0 0 0 0 1 000 000 0 0 0 0 0 000 001 0 0 0 0 1 000 001 0 0 0 0 0 000 011 0 0 0 0 1 000 011 0 0 0 0 0 000 111 0 0 0 0 1 000 111 1 0 0 0 0 001 000 0 0 0 0 1 001 000 0 0 0 0 0 001 001 0 0 0 0 1 001 001 0 0 0 0 0 001 011 0 0 0 0 1 001 011 1 0 0 0 0 001 111 1 0 0 0 1 001 111 1 1 0 0 0 011 000 0 0 0 0 1 011 000 0 0 0 0 0 011 001 0 0 0 0 1 011 001 1 0 0 0 0 011 011 1 0 0 0 1 011 011 1 1 0 0 0 011 111 1 1 0 0 1 011 111 1 1 1 0 0 111 000 0 0 0 0 1 111 000 1 0 0 0 0 111 001 1 0 0 0 1 111 001 1 1 0 0 0 111 011 1 1 0 0 1 111 011 1 1 1 0 0 111 111 1 1 1 0 1 111 111 1 1 1 1

Если либо , либо , либо , то согласно табл.1, табл.2 имеем

либо либо

либо ,

где есть простые симметричные булевы функции семи аргументов (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует любую из простых симметричных булевых функций , , , , зависящих от n аргументов - входных двоичных сигналов, при .

Изобретение относится к логическому преобразователю. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций , , , , зависящих от n аргументов - входных двоичных сигналов, при . Логический преобразователь содержит соединенные между собой семь мажоритарных элементов (1₁,…,1₇), три элемента иЛИ (2₁, 2₂, 2₃) и четыре элемента И (3₁,…,3₄). 1 ил., 2 табл.

Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий семь мажоритарных элементов, причем выход шестого, первый вход третьего и выход седьмого мажоритарных элементов соединены соответственно с третьим входом седьмого мажоритарного элемента, первым настроечным входом и выходом логического преобразователя, отличающийся тем, что в него дополнительно введены три элемента ИЛИ и четыре элемента И, i-й () вход j-го () мажоритарного элемента и первый, второй входы третьего элемента И соединены соответственно с i-ми входами j-х элементов И, ИЛИ и первым, вторым входами третьего элемента ИЛИ, первый, второй входы третьего и первый, второй, третий входы четвертого элементов И подключены соответственно к выходам первого, второго мажоритарных элементов и выходам первого, второго, третьего элементов ИЛИ, второй, третий входы третьего, третий вход четвертого и третий вход шестого мажоритарных элементов соединены соответственно с первым, вторым, третьим входами и выходом пятого мажоритарного элемента, второй вход четвертого мажоритарного элемента подключен к выходу третьего мажоритарного элемента, второй, третий входы третьего, второй вход шестого и выход четвертого мажоритарных элементов соединены соответственно с выходами первого, второго, третьего и четвертым входом четвертого элементов И, а второй вход седьмого, i-й вход j-го, третий вход пятого и первые входы четвертого, шестого мажоритарных элементов подключены соответственно к выходу четвертого элемента И, ()-му, седьмому информационным и первому настроечному входам логического преобразователя, второй настроечный вход которого соединен с первым входом седьмого мажоритарного элемента.