Устройство генерации псевдослучайных чисел Российский патент 2024 года по МПК G06F7/58 

Изобретение относится к вычислительной технике и может быть использовано для параллельной реализации систем многозначных функций алгебры логики (МФАЛ) в средствах криптографической защиты информации.

Известно устройство получения псевдослучайных последовательностей, элементы которых принадлежат алфавиту из q символов (q - простое число или степень простого числа), основанные на применении переключательных схем специального вида, называемых линейными рекуррентными регистрами сдвига с обратной связью (ЛРРС) [MacWilliams F., Sloane N. Pseudo-random sequences and arrays, Proc. IEEE, 64, pp.1715-1729, 1976; Lidl R., Niederreiter H. Introduction to finite fields and their applications, Cambridge: Cambridge Univ. Press, 1987]. Построение ЛРРС над GF(q) (далее q-ЛРРС) осуществляется по заданному многочлену:

Недостатком аналога является высокие аппаратурные затраты.

Наиболее близким по сущности технического решения заявленному устройству является вычислительное устройство по патенту РФ на изобретение №2762209, включающее в себя блоки памяти, предназначенные для хранения коэффициентов полиномов избыточной числовой нормальной формы, входы которых являются входами устройства, к которым подключена шина подачи булевых переменных, выходы которых соединены с входами многоместных сумматоров, выходы которых соединены с информационными входами многоканальных мультиплексоров. Недостатком данного устройства является значительные аппаратурные затраты, в том числе блоков памяти.

Предлагаемое устройство сформировано на следующей системе уравнений:

где σ, r и b - изменяемые коэффициенты.

Недостатком аналога является высокие аппаратурные затраты.

Технический результат, на достижение которого направлено изобретение является сокращение аппаратурных затрат и повышение эффективности по информационной энтропии. В частности, проверка устройства осуществлялась по вычислению минимальной информационной энтропии исходной последовательности длиной 1 000 000 значений в соответствие с NIST SP 800-90 В. Был использован оценщик MCV (Most Common Value). Данный способ оценки дал результат минимальной информационной энтропии равный 0.996, что является крайне высоким значением, так как идеальная энтропия (полное отсутствие информации) равна единице. Также был использован оценщик, использующий цепи Маркова. Данный способ оценки дал результат минимальной информационной энтропии равный 0.989. Что является также крайне высоким показателем. Данные проверки указывают на очень высокую эффективность устройства.

Указанный технический результат обеспечивается за счет того, что устройство генерации псевдослучайных чисел состоит из сумматоров/вычитателей 1, 2, 3, 4, умножителей 5,6,7,8,9, интеграторов 10,11,12, узлов формирования констант 13, 14, 15 и блока временной задержки 16. Первый вход 17 сумматора/вычитателя 1 соединен с первым входом 18 умножителя 7, со входом 19 блока временной задержки 16, с выходом 20 первого интегратора 10, первым входом 21 второго умножителя 6 и является первым выходом 22 (x) генератора. Второй вход 23 сумматора/вычитателя 1 соединен с первым входом 24 сумматора/вычитателя 2, первым входом 25 умножителя 8, выходом 26 интегратора 11 и является вторым выходом 27 (у) генератора. Второй вход 28 умножителя 8 подключен к выходу 29 блока временной задержки 16. Выход 30 сумматора/вычитателя 1 соединен с первым входом 31 умножителя 5, второй вход 32 которого подключен к выходу 33 узла формирования константы 13, а выход 34 умножителя 5 к соответствующему входу 35 интегратора 10. Второй вход 36 умножителя 6 подключен к выходу 37 узла формирования константы 14, а выход 38 умножителя 6 - ко второму входу сумматора/вычитателя 2, выход 40 которого соединен со входом 41 сумматора/вычитателя 3, второй вход 42 которого подключен к выходу 43 умножителя 7, вход 44 которого подключен к выходу 45 третьего интегратора 12 и является третьим выходом (z) генератора и первым входом 47 умножителя 9, второй вход 48 соединен с выходом 49 узла формирования константы 15. Выход 50 умножителя 9 подключен ко входу 51 сумматора/вычитателя 4, второй вход 52 которого соединен с выходом 53 умножителя 8. Выход 54 сумматора/вычитателя 4 подключен ко входу 55 третьего интегратора 12. Вход 56 второго интегратора 11 соединен с соответствующим выходом 57 сумматора/вычитателя 3. (устройство изображено на рисунке 1).

Заявленное устройство поясняется рисунками, на которых показано:

На рис. 1 - Функциональная схема УГПЧ.

На рис. 2 - Вид изменения сигналов х, у, z УГПЧ.

На рис. 3 - Вид изменения сигналов х, у, z УГПЧ.

Осуществление изобретения

Устройство работает следующим образом. Уравнение dx/dt=σ*(у-х) преобразуется в интеграл- x=∫ σ*(y-x)*dt, соответственно остальные два в y=∫ (x*(r-z)-y)*dt и z=∫ (х*у - b*z)*dt. Эти интегралы на функциональной схеме обозначены номерами 10, 11 и 12 соответственно. На выходе 30 сумматора/вычитателя 1 формируется сигнал (у-х), который поступает на вход 31 умножителя 5, чем обеспечивается сигнал на выходе 34 - σ*(у-х). Величина текущего состояния у с выхода 26 интегратора 11 поступает на второй вход 23 сумматора/вычитателя 1. Функция x*(r-z)-y) обеспечивается умножителем 5 сумматором/вычитателем 2, сумматором/вычитателем 3 и интегратором 11. С выхода 37 узла формирования константы 14 (переменная r) поступает на соответствующий вход 36 умножителя 6. На выходе 40 сумматором/вычитателем 2 вычисляется текущее значение х*r-у. Блок временной задержки 16 обеспечивает временную вариацию текущего сигнала х (22) со входа 19 на соответствующем выходе 29. Таким образом на выходе 26 интегратора 11 формируется сигнал функции у - 27. Блоки 8, 9, 4 и 12 обеспечивают вычисление сигнала z на выходе 46, при этом с выхода 49 узла формирования константы 15 поступает константа (которая может меняться) b в целом для формирования функции - (х*у - b*z). Этот сигнал поступает на вход 55 интегратора 12 для формирования сигнала z на выходе 46. В трехмерном пространстве изменения сигналов х, у, z представлены на рисунках 2 и 3 (в разном ракурсе). Это отражается в виде «бабочки». Изменяя параметры констант и временной задержки можно изменить и параметры генератора псевдослучайных чисел (соответственно и вид в трехмерном изображении).

Изобретение относится к вычислительной технике. Технический результат заключается в сокращении аппаратурных затрат и повышении эффективности по информационной энтропии. Устройство генерации псевдослучайных чисел включает в себя первый, второй, третий и четвертый сумматоры/вычитатели, первый, второй и третий интеграторы, первый, второй и третий умножители, первый, второй и третий узлы формирования констант и блок временной задержки. 3 ил.

Устройство генерации псевдослучайных чисел, отличающееся тем, что устройство включает в себя первый, второй, третий и четвертый сумматоры/вычитатели, первый, второй и третий интеграторы, первый, второй и третий умножители, первый, второй и третий узлы формирования констант и блок временной задержки, при этом первый вход первого сумматора/вычитателя соединен с первым входом первого умножителя, со входом блока временной задержки, с выходом первого интегратора, первым входом второго умножителя и является первым выходом генератора, второй вход первого сумматора/вычитателя соединен с первым входом второго сумматора/вычитателя, первым входом четвертого умножителя, выходом второго интегратора и является вторым выходом генератора, второй вход четвертого умножителя подключен к выходу блока временной задержки, выход первого сумматора/вычитателя соединен с первым входом первого умножителя, второй вход которого подключен к выходу первого узла формирования константы, а выход первого умножителя к соответствующему входу первого интегратора, второй вход второго умножителя подключен к выходу второго узла формирования константы, а выход второго умножителя - ко второму входу второго сумматора/вычитателя, выход которого соединен с первым входом третьего сумматора/вычитателя, второй вход которого подключен к выходу третьего умножителя, второй вход которого подключен к выходу третьего интегратора и является третьим выходом генератора и первым входом пятого умножителя, второй вход которого соединен с выходом третьего узла формирования константы, а выход пятого умножителя подключен к первому входу четвертого сумматора/вычитателя, второй вход которого соединен с выходом четвертого умножителя, выход четвертого сумматора/вычитателя подключен ко входу третьего интегратора, а вход второго интегратора соединен с соответствующим выходом третьего сумматора/вычитателя.