Арсенид-галлиевый операционный усилитель для работы в широком диапазоне температур Российский патент 2024 года по МПК H03F3/45 

Предполагаемое изобретение относится к области радиотехники и может использоваться в качестве базового функционального узла многих устройств автоматики, вычислительной техники, систем связи и приборостроения, в т.ч. работающих при высоких температурах.

В современной микроэлектронике получили широкое распространение операционные усилители (ОУ), которые включают входной дифференциальный каскад на полевых (или биполярных) транзисторах с источником опорного тока в общей истоковой (эмиттерной) цепи и промежуточный каскад, выполненный на основе схемы так называемого «перегнутого» каскода [1-54]. Операционные усилители данного класса имеют широкий диапазон рабочих частот, а при использовании JFet входных транзисторов - экстремально низкий уровень шумов. Кроме этого, у них эффективно используется напряжение питания. Предполагаемое изобретение относится к данному классу ОУ.

В практических схемах ОУ входной дифференциальный каскад и выходной буферный усилитель класса АВ, который является обязательным функциональным узлом для многих вариантов построения ОУ, реализуются как на биполярных, так и на полевых транзисторах, что определяется используемыми технологическими процессами. Однако, перспективный арсенид-галлиевый техпроцесс [55], осваиваемый Минским НИИ радиоматериалов (https://mniirm.by/), обеспечивает создание только p-n-p и nJFet транзисторов. Отсутствие n-p-n транзисторов создает схемотехнические проблемы построения GaAs ОУ. Это не позволяет создать высокотемпературные GaAs ОУ, востребованные в ряде важных отраслей науки и техники - космическом приборостроении, нефтегазовой, автомобильной и авиационной промышленности.

Ближайшим прототипом (фиг. 1) заявляемого устройства является операционный усилитель, представленный в патенте US 4.406.990, fig. 6 1983 г. Он содержит первый 1 и второй 2 входы устройства, входной дифференциальный каскад 3 на первом 4 и втором 5 входных полевых транзисторах, общая истоковая цепь которых 6 связана с первой 7 шиной источника питания через первый 8 источник опорного тока, первый 9 токовый выход входного дифференциального каскада 3, который соединен с эмиттером согласующего 10 биполярного p-n-p транзистора и подключен ко второй 11 шине источника питания через второй 12 источник опорного тока, цепь смещения потенциалов 13, связанная с базой согласующего 10 биполярного p-n-p транзистора, третий 14 источник опорного тока, включенный между коллектором согласующего 10 биполярного p-n-p транзистора и первой 7 шиной источника питания, выходной биполярный p-n-p транзистор 15, база которого соединена с коллектором согласующего 10 биполярного p-n-p транзистора, коллектор связан с первой 7 шиной источника питания, а эмиттер подключен к потенциальному выходу устройства 16, вспомогательный биполярный p-n-p транзистор 17.

Существенный недостаток ОУ - прототипа состоит в том, что он не реализуется в рамках перспективного арсенид-галлиевого технологического процесса, осваиваемого Минским НИИ радиоматериалов в интересах предприятий Союзного государства, из-за отсутствия n-p-n арсенид-галлиевых транзисторов [55]. Кроме этого, известный ОУ характеризуется повышенным уровнем систематической составляющей напряжения смещения нуля, что обусловлено наличием токовой ошибки ΔI_Σ1 в его высокоимпедансном узле Σ₁:

где g_DK - крутизна усиления входного каскада ОУ со входов 1, 2 к высокоимпедансному узлу Σ₁.

Основная задача предполагаемого изобретения состоит в создании схемы ОУ с двухтактным выходным каскадом класса АВ, которая реализуется в рамках совмещенного GaAs технологического процесса, разрешающего использовать только p-n-p биполярные и nJFet полевые транзисторы. Дополнительная задача - создание схемы ОУ с малым уровнем систематической составляющей напряжения смещения нуля, что не реализуется в схеме ОУ-прототипа.

Поставленные задачи достигаются тем, что в операционном усилителе фиг. 1, содержащем первый 1 и второй 2 входы устройства, входной дифференциальный каскад 3 на первом 4 и втором 5 входных полевых транзисторах, общая истоковая цепь которых 6 связана с первой 7 шиной источника питания через первый 8 источник опорного тока, первый 9 токовый выход входного дифференциального каскада 3, который соединен с эмиттером согласующего 10 биполярного p-n-p транзистора и подключен ко второй 11 шине источника питания через второй 12 источник опорного тока, цепь смещения потенциалов 13, связанная с базой согласующего 10 биполярного p-n-p транзистора, третий 14 источник опорного тока, включенный между коллектором согласующего 10 биполярного p-n-p транзистора и первой 7 шиной источника питания, выходной биполярный p-n-p транзистор 15, база которого соединена с коллектором согласующего 10 биполярного p-n-p транзистора, коллектор связан с первой 7 шиной источника питания, а эмиттер подключен к потенциальному выходу устройства 16, вспомогательный биполярный p-n-p транзистор 17, предусмотрены новые элементы и связи - первый 8 источник опорного тока выполнен в виде двух идентичных и параллельно включенных первого 19 и второго 20 дополнительных источников опорного тока, каждый из которых реализован на основе выходного полевого транзистора 21, затвор которого соединен с истоком через согласующий резистор 22, второй 12 источник опорного тока выполнен на основе двух идентичных и параллельно включенных третьего 23 и четвертого 24 дополнительных источников опорного тока, схемы которых идентичны схемам первого 19 и второго 20 дополнительных источников опорного тока, третий 14 источник опорного тока выполнен по схеме, которая идентична схемам первого 19, второго 20, третьего 23 и четвертого 24 дополнительных источников опорного тока, которые реализованы на выходных полевых транзисторах 21 и согласующих резисторах 22, причем выход третьего 14 источника опорного тока связан с коллектором согласующего 10 биполярного p-n-p транзистора через цепь смещения потенциалов, выполненную на вспомогательном биполярном p-n-p транзисторе 17, объединенные коллектор и база которого соединены с затвором дополнительного полевого транзистора с управляющим pn-переходом 25, сток которого подключен ко второй 11 шине источника питания, а исток связан с потенциальным выходом устройства 16.

На чертеже фиг. 1 показана схема операционного усилителя - прототипа.

На чертеже фиг. 2 представлена схема заявляемого операционного усилителя в соответствии с п. 1 формулы изобретения.

На чертеже фиг. 3 приведена схема заявляемого операционного усилителя в соответствии с п. 2 формулы изобретения.

На чертеже фиг. 4 представлена схема заявляемого операционного усилителя в соответствии с п. 3 формулы изобретения.

На чертеже фиг. 5 показана схема заявляемого операционного усилителя в соответствии с п. 4 формулы изобретения.

На чертеже фиг. 6 показана схема предлагаемого ОУ фиг. 3 в среде LTspice на GaAs транзисторах при 27°С, источнике напряжения V3=3В, резисторах R1=R2=R3=R4=R5=5 кОм, Rn=1МОм, шине питания V1=V2=±10В.

На чертеже фиг. 7 приведена зависимость выходного напряжения от входного напряжения ОУ фиг. 6 при разных сопротивлениях нагрузки Rn.

На чертеже фиг. 8 представлена зависимость коэффициента усиления ОУ фиг. 6 от частоты.

Арсенид-галлиевый операционный усилитель для работы в широком диапазоне температур фиг. 2 содержит первый 1 и второй 2 входы устройства, входной дифференциальный каскад 3 на первом 4 и втором 5 входных полевых транзисторах, общая истоковая цепь которых 6 связана с первой 7 шиной источника питания через первый 8 источник опорного тока, первый 9 токовый выход входного дифференциального каскада 3, который соединен с эмиттером согласующего 10 биполярного p-n-p транзистора и подключен ко второй 11 шине источника питания через второй 12 источник опорного тока, цепь смещения потенциалов 13, связанная с базой согласующего 10 биполярного p-n-p транзистора, третий 14 источник опорного тока, включенный между коллектором согласующего 10 биполярного p-n-p транзистора и первой 7 шиной источника питания, выходной биполярный p-n-p транзистор 15, база которого соединена с коллектором согласующего 10 биполярного p-n-p транзистора, коллектор связан с первой 7 шиной источника питания, а эмиттер подключен к потенциальному выходу устройства 16, вспомогательный биполярный p-n-p транзистор 17, первый 8 источник опорного тока выполнен в виде двух идентичных и параллельно включенных первого 19 и второго 20 дополнительных источников опорного тока, каждый из которых реализован на основе выходного полевого транзистора 21, затвор которого соединен с истоком через согласующий резистор 22, второй 12 источник опорного тока выполнен на основе двух идентичных и параллельно включенных третьего 23 и четвертого 24 дополнительных источников опорного тока, схемы которых идентичны схемам первого 19 и второго 20 дополнительных источников опорного тока, третий 14 источник опорного тока выполнен по схеме, которая идентична схемам первого 19, второго 20, третьего 23 и четвертого 24 дополнительных источников опорного тока, которые реализованы на выходных полевых транзисторах 21 и согласующих резисторах 22, причем выход третьего 14 источника опорного тока связан с коллектором согласующего 10 биполярного p-n-p транзистора через цепь смещения потенциалов, выполненную на вспомогательном биполярном p-n-p транзисторе 17, объединенные коллектор и база которого соединены с затвором дополнительного полевого транзистора с управляющим pn-переходом 25, сток которого подключен ко второй 11 шине источника питания, а исток связан с потенциальным выходом устройства 16.

На чертеже фиг. 3, в соответствии с п. 2 формулы изобретения, первый 9 токовый выход входного дифференциального каскада 3 соединен с эмиттером согласующего 10 биполярного p-n-p транзистора через дополнительный p-n переход 27, а второй 18 токовый выход входного дифференциального каскада 3 подключен к цепи смещения потенциалов 13.

На чертеже фиг. 4, в соответствии с п. 3 формулы изобретения, второй 18 токовый выход входного дифференциального каскада 3 соединен с коллектором первого 28 дополнительного биполярного p-n-p транзистора, эмиттер которого соединен с эмиттером второго 29 дополнительного биполярного p-n-p транзистора и подключен ко второй 11 шине источника питания, причем коллектор первого 28 дополнительного биполярного p-n-p транзистора соединен с объединенными базами первого 28 и второго 29 дополнительных биполярных p-n-p транзисторов, коллектор второго 29 дополнительного биполярного p-n-p транзистора подключен к первому 9 токовому выходу входного дифференциального каскада 3, между затвором дополнительного полевого транзистора с управляющим pn-переходом 25 и первой 7 шиной источника питания включен вспомогательный источник опорного тока 30, схема которого идентична схемам первого 19, второго 20, третьего 23, четвертого 24 дополнительных источников опорного тока, а также схеме третьего 14 источника опорного тока, которые реализованы на выходном полевом транзисторе 21 и согласующем резисторе 22.

На чертеже фиг. 5, в соответствии с п. 4 формулы изобретения, в схему введен согласующий транзистор 31, база которого соединена с цепью смещения потенциалов 13, коллектор согласован с первой 7 шиной источника питания, а эмиттер соединен со вторым 18 токовым выходом входного дифференциального каскада 3 и связан со второй 11 шиной источника питания через параллельно включенные пятый 32 и шестой 33 дополнительные источники опорного тока, схемы которых идентичны схемам первого 19, второго 20, третьего 23, четвертого 24 дополнительных источников опорного тока, а также схеме третьего 14 источника опорного тока и реализованы на выходном полевом транзисторе 21 и согласующем резисторе 22.

Рассмотрим работу заявляемого ОУ фиг. 2.

Статический режим схемы на чертеже фиг. 2 обеспечивается третьим 14 источником опорного тока, а также первым 19, вторым 20, третьим 23, четвертым 24 дополнительными источниками опорного тока. Принципиально важным условием получением малых уровней систематической составляющей напряжения смещения нуля для схемы ОУ фиг. 2 является идентичность выходных токов первого 19, второго 20, третьего 23, четвертого 24 дополнительных источников опорного тока и третьего 14 источника опорного тока. Это позволяет обеспечить компенсацию статических токов в высокоимпедансном узле Σ₁, при которых систематическая составляющая U_см (при условии, что первый 4 и второй 5 входные полевые транзисторы имеют одинаковые стоко-затворные характеристики), будет близка к нулю.

Для уменьшения второй систематической составляющей напряжения смещения нуля U_см^*, обусловленной асимметрией напряжений затвор-сток (U_зс) первого 4 и второго 5 входных полевых транзисторов, предлагается схема фиг. 3, для которой

Как показано в работе [56], это является необходимым условием минимизации влияния идентичных коэффициентов внутренней обратной связи (μ) транзисторов 4 и 5 входного дифференциального каскада 3 на систематическую составляющую U_см^*

где μ - коэффициент внутренней обратной связи транзисторов в схеме с общим затвором, причем в зависимости от применяемой технологии μ=10^-2…10^-3. Если принять μ=10^-2 , то один вольт в разнице напряжений затвор-исток транзисторов 5 и 4 дает U_см^*=10 мВ.

Возможны также другие варианты построения заявляемого ОУ (фиг. 4 и фиг. 5), в которых решается задача дальнейшего улучшения параметров предлагаемого схемотехнического решения в соответствии с п. 3 и п. 4 формулы изобретения.

Так, в схеме фиг. 5 за счет введения согласующего транзистора 31 обеспечивается симметрирование статического режима первого 4 и второго 5 входных полевых транзисторов по напряжениям затвор-сток. Это уменьшает вторую U_см^* составляющую напряжения смещения нуля.

Для работы ОУ с относительно низкоомными нагрузками в качестве дополнительного полевого транзистора с управляющим pn-переходом 25 могут использоваться параллельные включение нескольких элементарных JFet. Возможно также увеличение ширины каналов JFet. Аналогично для повышения максимальных выходных токов в нагрузке 26 в качестве выходного биполярного p-n-p транзистора 15 может использоваться составной транзистор Дарлингтона (элементы 15.1, 15.2).

Для управления величиной сквозного тока рассматриваемых ОУ в качестве цепи смещения на вспомогательном биполярном p-n-p транзисторе 17 могут использоваться более сложные двухполюсники, включающие дополнительные резисторы и p-n переходы.

Таким образом, заявляемое устройство имеет существенные преимущества в сравнении с ОУ-прототипом.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

Операционные усилители на «перегнутом» каскоде и входным ДК на pnp транзисторах

1. Патент US 6448583, fig.4, fig.5, fig.6, 2002 г.

2. Патент US 5091701, fig.1, 1992 г.

3. Патент US 5420542, fig.1A, 1995 г.

4. Патент US 5389894, fig.1, 1995 г.

5. Патент US 7545213, fig. 2, 2009 г.

6. Патент US 5282242, fig.2, 1994 г.

7. Патент US 6696888, fig.17, 2004 г .

8. Патент US 4293824, fig.2, 1981 г.

9. Патент US 7411451, fig. 1, 2008 г.

10. Патент RU 2354041, fig.2, 2009 г.

11. Патент US 6501333, fig.1, 2002 г.

12. Патент US 6456162, fig. 3, 2002 г.

13. Патент US 6542030, fig.2, 2003 г.

14. Патент US 3979069, fig.2, 1976 г.

15. Патент RU 2331969, fig.1, 2008 г.

16. Патент EP 0 586251, fig.2, 1994 г.

17. Патент US 3979689, fig.2, 1976 г.

18. Патент US 4600893, fig.7, 1986 г.

19. Патент US 5418491, fig.2, 1995 г.

20. Патент US 4406990, fig.4, 1983 г.

21. Патент US 5422600, fig.2, 1995 г.

22. Патент US 6218900, fig.1, 2001 г.

23. Патентная заявка US 2006/0202762, fig.2, 2006 г.

Операционные усилители на «перегнутом» каскоде с входным ДК на npn транзисторах

24. Патент РФ 2310268, fig.1, fig.2, 2007 г.

25. Патент US 6529076, 2001 г.

26. Патент US 4600893, fig.6,1986 г.

27. Патент US 2009/0256634, fig.1, 2009 г.

28. Патент US 6734737, fig.7, 2004 г.

29. Патент US 6483382, fig.1, fig.2, 2002 г.

30. Патент US 6304143, fig.1, 2001 г.

31. Патент JP 2009201119 A, fig.1, fig.2, 2009 г.

32. Патент US 5786729, fig.1, fig.2, 1998 г.

33. Патент RU 2421884, fig.1, 2011 г.

34. Патент US 7005921, fig.1B, 2006 г.

35. Патент US 6965266, fig. 1, 2005 г.

36. Патентная заявка US 2008/0024224, fig.1, 2008 г.

37. Патент US 6300831, fig.1, fig. 2, 2001 г.

38. Патент US 6788143, fig. 2, 2004 г.

39. Патент US 4959622, fig.18, 1990 г.

40. Патент US 5327100, fig.2, 1994 г.

Операционные усилители на «перегнутом» каскоде и входным ДК на полевых транзисторах

41. Патент US 5734296, fig.3, 2008 г.

42. Патент US 4406990, fig.6, 1983 г.

43. Патент US 6580325, fig.35, fig.36, 2003 г.

44. Патент US 6788143, fig.1, fig.4, 2004 г.

45. Патент US 4829266, fig. 10, 1989 г.

46. Патент US 7898330, fig. 1, 2011 г.

47. Патент US 4387309, 1983 г.

48. Патент US 6084475, fig.1, 2000 г.

49. Патентная заявка US 2005/0001682, fig.3, 2005 г.

50. Патент US 6717474, fig.4, 2004 г.

51. Патент US 6018268, fig.1, 2000 г.

52. Патент US 6714076, fig.2, 2004 г.

53. Патент EP 1227580, fig. 1, 2002 г.

Серийные ОУ на «перегнутых» каскодах

54. 154УД3, HA2520, HA5190, OP90, AD797, AD8631, AD8632, AD817, HA-2500, 140УД30, OPA42, LT1226.

Статьи по аналоговой ЭКБ

55. Унифицированные схемотехнические решения аналоговых арсенид-галлиевых микросхем / Дворников О.В., Павлючик А.А., Прокопенко Н.Н., Чеховский В.А., Кунц А.В., Чумаков В.Е. // Известия вузов. Электроника. 2022. Т. 27. №4. С. 475-488. DOI: https://doi.org/10.24151/1561-5405-2022-27-4-475-488.

56. Прокопенко Н.Н., Крюков С.В., Хорунжий А.В. Особенности проектирования аналоговых микросхем на транзисторах с малым напряжением Эрли // Проблемы разработки перспективных микро- и наноэлектронных систем - 2008. Сборник научных трудов / под общ. ред. А.Л. Стемпковского. М.:ИППМ РАН, 2008. С. 324-329.

Изобретение относится к области радиотехники. Технический результат: создание схемы ОУ с двухтактным выходным каскадом, обеспечивающей малый уровень систематической составляющей напряжения смещения нуля. Для этого предложен операционный усилитель, в котором первый (8) источник опорного тока выполнен в виде включенных первого (19) и второго (20) дополнительных источников опорного тока, второй (12) источник опорного тока выполнен на основе двух идентичных и параллельно включенных третьего (23) и четвертого (24) дополнительных источников опорного тока, причем выход третьего (14) источника опорного тока связан с коллектором согласующего (10) биполярного p-n-p транзистора через цепь смещения потенциалов, выполненную на вспомогательном биполярном p-n-p транзисторе (17), объединенные коллектор и база которого соединены с затвором дополнительного полевого транзистора с управляющим pn-переходом (25), сток которого подключен ко второй (11) шине источника питания, а исток связан с выходом устройства (16). 3 з.п. ф-лы, 8 ил.

1. Арсенид-галлиевый операционный усилитель для работы в широком диапазоне температур, содержащий первый (1) и второй (2) входы устройства, входной дифференциальный каскад (3) на первом (4) и втором (5) входных полевых транзисторах, общая истоковая цепь которых (6) связана с первой (7) шиной источника питания через первый (8) источник опорного тока, первый (9) токовый выход входного дифференциального каскада (3), который соединен с эмиттером согласующего (10) биполярного p-n-p транзистора и подключен ко второй (11) шине источника питания через второй (12) источник опорного тока, цепь смещения потенциалов (13), связанная с базой согласующего (10) биполярного p-n-p транзистора, третий (14) источник опорного тока, включенный между коллектором согласующего (10) биполярного p-n-p транзистора и первой (7) шиной источника питания, выходной биполярный p-n-p транзистор (15), база которого соединена с коллектором согласующего (10) биполярного p-n-p транзистора, коллектор связан с первой (7) шиной источника питания, а эмиттер подключен к потенциальному выходу устройства (16), вспомогательный биполярный p-n-p транзистор (17), отличающийся тем, что первый (8) источник опорного тока выполнен в виде двух идентичных и параллельно включенных первого (19) и второго (20) дополнительных источников опорного тока, каждый из которых реализован на основе выходного полевого транзистора (21), затвор которого соединен с истоком через согласующий резистор (22), второй (12) источник опорного тока выполнен на основе двух идентичных и параллельно включенных третьего (23) и четвертого (24) дополнительных источников опорного тока, схемы которых идентичны схемам первого (19) и второго (20) дополнительных источников опорного тока, третий (14) источник опорного тока выполнен по схеме, которая идентична схемам первого (19), второго (20), третьего (23) и четвертого (24) дополнительных источников опорного тока, которые реализованы на выходных полевых транзисторах (21) и согласующих резисторах (22), причем выход третьего (14) источника опорного тока связан с коллектором согласующего (10) биполярного p-n-p транзистора через цепь смещения потенциалов, выполненную на вспомогательном биполярном p-n-p транзисторе (17), объединенные коллектор и база которого соединены с затвором дополнительного полевого транзистора с управляющим pn-переходом (25), сток которого подключен ко второй (11) шине источника питания, а исток связан с потенциальным выходом устройства (16).

2. Арсенид-галлиевый операционный усилитель для работы в широком диапазоне температур по п.1, отличающийся тем, что первый (9) токовый выход входного дифференциального каскада (3) соединен с эмиттером согласующего (10) биполярного p-n-p транзистора через дополнительный p-n переход (27), а второй (18) токовый выход входного дифференциального каскада (3) подключен к цепи смещения потенциалов (13).

3. Арсенид-галлиевый операционный усилитель для работы в широком диапазоне температур по п.1, отличающийся тем, что второй (18) токовый выход входного дифференциального каскада (3) соединен с коллектором первого (28) дополнительного биполярного p-n-p транзистора, эмиттер которого соединен с эмиттером второго (29) дополнительного биполярного p-n-p транзистора и подключен ко второй (11) шине источника питания, причем коллектор первого (28) дополнительного биполярного p-n-p транзистора соединен с объединенными базами первого (28) и второго (29) дополнительных биполярных p-n-p транзисторов, коллектор второго (29) дополнительного биполярного p-n-p транзистора подключен к первому (9) токовому выходу входного дифференциального каскада (3), между затвором дополнительного полевого транзистора с управляющим pn-переходом (25) и первой (7) шиной источника питания включен вспомогательный источник опорного тока (30), схема которого идентична схемам первого (19), второго (20), третьего (23), четвертого (24) дополнительных источников опорного тока, а также схеме третьего (14) источника опорного тока, которые реализованы на выходном полевом транзисторе (21) и согласующем резисторе (22).

4. Арсенид-галлиевый операционный усилитель для работы в широком диапазоне температур по п.1, отличающийся тем, что в схему введен согласующий транзистор (31), база которого соединена с цепью смещения потенциалов (13), коллектор согласован с первой (7) шиной источника питания, а эмиттер соединен со вторым (18) токовым выходом входного дифференциального каскада (3) и связан со второй (11) шиной источника питания через параллельно включенные пятый (32) и шестой (33) дополнительные источники опорного тока, схемы которых идентичны схемам первого (19), второго (20), третьего (23), четвертого (24) дополнительных источников опорного тока, а также схеме третьего (14) источника опорного тока и реализованы на выходном полевом транзисторе (21) и согласующем резисторе (22).