ОБЛАСТЬ ТЕХНИКИ
Изобретение относится к области вычислительной техники, в частности к устройствам обработки данных, и может быть использовано для построения функциональных узлов для анализа свойств генераторов псевдослучайных последовательностей двоичных чисел, фильтрации событий, обработки сигналов, изображений и результатов физических экспериментов.
ПРЕДШЕСТВУЮЩИЙ УРОВЕНЬ ТЕХНИКИ
Известно устройство для детектирования групп бит (RU №2780985 С1, МПК G06F 7/74, G06F 7/02, заявл. 01.12.2021, опубл. 04.10.2022, бюл. №28), содержит внешний m разрядный вход данных ID, внешний m-разрядный вход заданного шаблона IG, группу внешних выходов данных QB, первый RS-триггер пуска-останова TSS 1, второй D-триггер TR2 задержки 2, счетчик CTG групп 3, выходной буфер ОВ 4, первый R1 регистр данных 5, второй R2 регистр данных 6, группу из m компараторов 71, 72, …, 7m, группу из (m-1) элементов И 82, 83, …, 8m, элемент ИЛИ 9 и элемент И 10, а также введены внешние входы асинхронной установки в нулевое состояние CLR, пуска устройства START, остановки устройства STOP и тактовый С, внутренняя 2m-разрядная шина данных BD, внутренняя m-разрядная шина данных буфера IOB, внутренний флаг совпадения FE, внешняя шина управления обменом ЕО, внешние флаг «Буфер заполнен» FF и флаг «Буфер пуст» FZ.
Недостатком данного устройства является выявление на каждом такте групп бит соответствующих только заданному шаблону.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятое за прототип, устройство для детектирования групп единичных бит и максимальной группы в блоках данных (RU №280039 С1, МПК G06F 7/74, заявл. 09.03.2023, опубл. 17.07.2023, бюл. №20), содержит внешнюю входную шину данных IBD, группу внешних выходов количества групп в блоке QB, группу внешних выходов максимальной группы QM и группу Q1, Q2, Q3, Q4 внешних выходов количества единичных групп во входной последовательности, первую 11, 12, …, 18, вторую 21, 22, …, 27 и третью 31, 32, …, 36 группы из элементов И с инверсными входами, группу элементов И 41, 42, …, 4s, элемент ИЛИ 5, группу сумматоров 61, 62, 63, 64, группу регистров 71, 72, 73, 74, группу блоков счета единиц 81, 82, 83, группу элементов ИЛИ 91, 92, 93, приоритетный шифратор 10, первый ОВ и второй ОМ выходные буферы, а также введены внешние входы синхронной установки в нулевое состояние IR и тактовый IC, группа внутренних шин B1, В2, В3 и В4, внутренний флаг FB4, внешние шины управления обменом ЕО, внешние флаги «Буфер заполнен» FF и «Буфер пуст» FZ.
Недостатком данного устройства является выявление только 1, 2, 3, ≥4 разрядных групп в 8-разрядных блоках данных.
ЗАДАЧА ИЗОБРЕТЕНИЯ
Задачей изобретения является разработка аппаратных средств для исследования свойств генераторов псевдослучайных последовательностей двоичных чисел, а также для обработки результатов физических экспериментов.
При анализе генераторов псевдослучайных последовательностей двоичных чисел устройство предназначено для выявления групп (рядов) подряд идущих единичных бит заданной разрядности и подсчет их количества.
При обработке результатов физических экспериментов устройство предназначено для выявления событий заданной размерности, определение их количества и размещение в блоках данных.
Техническим результатом изобретения является расширение арсенала средств того же назначения, в части обеспечения возможности детектирования групп единичных бит заданной разрядности, определение количества заданных групп и их размещение в блоках данных.
КРАТКОЕ ОПИСАНИЕ СУЩНОСТИ ИЗОБРЕТЕНИЯ
Указанный технический результат при осуществлении изобретения достигается тем, что устройство для детектирования заданных К-разрядных групп единичных бит в блоках данных содержит внешнюю N разрядную входную шину данных ID блоков данных G, внешнюю М разрядную шину задания разрядности групп IU (где M≤N, К≤М), группу внешних выходов количества групп в блоке QK, группу внешних выходов начальных разрядов групп в блоке QB, первую группу из (N-M+1)-го блоков детектирования 11, 12, …, 1(n-m+1), первые группы 21, 22, …, 2м из М элементов ИЛИ с инверсным входом первой группы блоков детектирования 11, 12, …, 1(N-M+1), вторую группу из (M-1)-го блоков детектирования 31, 32, …, 3(M-1), вторые группы из I элементов ИЛИ с инверсным входом 41, 42, …, 4(M-1), соответствующих одноименных 1-ых блоков детектирования второй группы 31, 32, 3(M-1), (где I=1, … (М-1)), первую группу из (N-M+1)-гo элементов И 51, 52, 5(N-M+1), вторую группу из (M-1)-го элементов И с инверсными входами 61, 62, …, 6(M-1), третью группу из (N-1)-го элементов И с инверсным входом 72, 73, …, 7N и блок счета единиц 8, а также введена внутренняя N-разрядная шина начальных разрядов групп ВВ,
причем разряды внешней входной шины данных ID группами по М разрядов, каждая из которых начинается с j-ro разряда (j=1, …, (N-M+1)), соединены со вторыми прямыми входами элементов ИЛИ с инверсным входом первых групп 21, 22, …, 2м соответствующего j-гo блока детектирования 1j из первой группы 11, 12, 1(N-M+1), а первые инверсные входы элементов ИЛИ с инверсным входом первых групп 21, 22, …, 2м соединены с одноименными М разрядами, начиная с первого до М-го разряда, внешней шины задания разрядности групп IU, при этом выходы элементов ИЛИ с инверсным входом первых групп 21, 22, 2м j-го блока детектирования 1j из первой группы 11, 12, …, 1(N-M+1) соединены с соответствующими входами 5j-го элемента И из первой группы 51, 52, …, 5(N-М+1),
причем разряды внешней входной шины данных ID группами по I разрядов, каждая из которых начинается с N-го разряда до (N-M+2)-го разряда (I=1, …, (М-1)), соединены со вторыми прямыми входами элементов ИЛИ с инверсным входом вторых групп 41, 42, … 4(M-1) соответствующего I-го блока детектирования 3I из второй группы 31, 32, …, 3(M-1), а первые инверсные входы элементов ИЛИ с инверсным входом вторых групп 41, 42, …, 4(М-1) соединены с разрядами внешней шины задания разрядности групп IU группами по I разрядов, начиная с первого до (M-1)-го разряда, соответствующего I-го блока детектирования 31 из второй группы 31, 32, …, 3(М-1), при этом выходы элементов ИЛИ с инверсными входами вторых групп 41, 42, …, 4(М-1) соответствующего I-го блока детектирования 3I из второй группы 31, 32, …, 3(M-1) соединены с соответствующими прямыми входами I-го элемента И с инверсными входами из второй группы 61, 62, …, 6(M-1), инверсные входы которых соединены с разрядами внешней шины задания разрядности групп IU группами по (М-I) разрядов, каждая из которых начинается с М-го разряда до второго разряда,
кроме того, выходы элементов И из первой группы 52, 53, …, 5(N-M+1), начиная со второго до (N-M+1)-гo элемента, соединены с прямыми входами первых одноименных М элементов И с инверсным входом из третьей группы 72, 73, …, 7(N-M+1), а выходы элементов И с инверсными входами из второй группы 6(M-1), 6(M-2), …, 61, начиная с (M-1)-го элемента до первого элемента, соединены соответственно с прямыми входами элементов И с инверсным входом из третьей группы 7(N-M+2), …, 7N,
при этом первые инверсные входы (N-2) элементов И из третьей группы 73, 74, …, 7N, начиная с третьего элемента 73 до N-го элемента 7N, соединены с прямыми входами соответствующих предыдущих (N-2) элементов И из третьей группы 72, 73, …, 7(N-1), начиная со второго элемента 72 до (N-1)-го элемента 7(N-1), а первый инверсный вход второго элемента 72 соединен с выходом первого элемента И из первой группы 51,
кроме того, выходы всех (N-1) элементов И с инверсным входом из третьей группы 72, 73, …, 7N являются соответствующими одноименными (N-1) разрядами, начиная со второго разряда до N-го разряда, внутренней шины начальных разрядов групп ВВ, у которой первый разряд соединен с выходом первого элемента И из первой группы 51, а все N разрядов шины начальных разрядов групп ВВ являются соответствующими разрядами группы внешних выходов начальных разрядов групп в блоке QB и также подключены к входам блока счета единиц 8, выходы которого являются соответствующими разрядами группы внешних выходов количества групп в блоке QK.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
На фиг. 1 представлена схема предлагаемого устройства. На фиг. 2 приведена временная диаграмма работы устройства для N=8 разрядности входных G блоков и шины IU задания разрядности детектируемых групп М=4.
На фиг. 1, 2 и в тексте приняты следующие обозначения:
AND - элемент И,
ВВ - внутренняя N-разрядная шина начальных разрядов групп,
G (G1, G2, …, G10) - входные N-разрядные блоки данных,
ID - внешняя N-разрядная входная шина блоков данных G,
IU - внешняя М-разрядная входная шина задания разрядности групп, где M≤N,
К - разрядность детектируемых групп, где К≤М,
М - максимальная разрядность детектируемых групп, где M≤N,
N - разрядность входного блока данных,
OR - элемент ИЛИ,
QK - группа внешних выходов количества групп в блоке,
QB - группа внешних выходов начальных разрядов групп в блоке,
11, 12, …, 1(N-M+1) - первая группа из (N-M+1) блоков детектирования,
21, 22, …, 2M - первые группы из М элементов ИЛИ с инверсным входом первой
группы блоков детектирования 11, 12, …, 1(N-M+1),
31, 32, …, 3(M-1) - вторая группа из (M-1)-го блоков детектирования,
41, 42, 4(M-1) - вторые группы из I элементов ИЛИ с инверсным входом,
соответствующих I-ых блоков детектирования второй группы 31, 32, …, 3(M-1),
где I=1, … (М-1),
51, 52, …, 5(N-M+1) - первая группа из (N-M+1)-го элементов И,
61, 62, …, 6(M-1) - вторая группа из (M-1)-гo элементов И с инверсными входами,
72, 73, …, 7N - третья группа из (N-1)-гo элементов И с инверсным входом,
8 - блок счета единиц.
Предлагаемое устройство содержит внешнюю N разрядную входную шину данных ID блоков данных G, внешнюю М-разрядную шину задания разрядности групп IU (где M≤N, К≤М), группу внешних выходов количества групп в блоке QK, группу внешних выходов начальных разрядов групп в блоке QB, первую группу из (N-M+1)-го блоков детектирования 11, 12, 1(N-M+1), первые группы 21, 22, …, 2M из М элементов ИЛИ с инверсным входом первой группы блоков детектирования 11, 12, …, 1(N-M+1), вторую группу из (M-1)-го блоков детектирования 31, 32, …, 3(M-1), вторые группы из I элементов ИЛИ с инверсным входом 41, 42, …, 4(M-1), соответствующих одноименных I-ых блоков детектирования второй группы 31, 32, …, 3(M-1), (где I=1, …, (М-1)), первую группу из (N-М+1)-го элементов И 51, 52, 5(N-M+1), вторую группу из (M-1)-го элементов И с инверсными входами 61, 62,…, 6(M-1), третью группу из (N-1)-гo элементов И с инверсным входом 72, 73, …, 7N и блок счета единиц 8, а также введена внутренняя N-разрядная шина начальных разрядов групп ВВ.
Разряды внешней входной шины данных ID группами по М разрядов, каждая из которых начинается с j-го разряда (j=1, …, (N-M+1)), соединены со вторыми прямыми входами элементов ИЛИ с инверсным входом первых групп 21, 22,…, 2M соответствующего j-гo блока детектирования 1j из первой группы 11, 12, 1(N-M+1). Первые инверсные входы элементов ИЛИ с инверсным входом первых групп 21, 22, …, 2M соединены с одноименными М разрядами, начиная с первого до М-го разряда, внешней шины задания разрядности групп IU. Выходы элементов ИЛИ с инверсным входом первых групп 21, 22, 2M j-го блока детектирования 1j из первой группы 11, 12, …, 1(N-M+1) соединены с соответствующими входами 5j-го элемента И из первой группы 51, 52, …, 5(N-M+1).
Разряды внешней входной шины данных ID группами по I разрядов, каждая из которых начинается с N-го разряда до (N-M+2)-го разряда (I=1, …, (М-1)), соединены со вторыми прямыми входами элементов ИЛИ с инверсным входом вторых групп 41, 42, …, 4(M-1) соответствующего I-го блока детектирования 3I из второй группы 31, 32, …, 3(M-1). Первые инверсные входы элементов ИЛИ с инверсным входом вторых групп 41, 42, …, 4(M-1) соединены с разрядами внешней шины задания разрядности групп IU группами по I разрядов, начиная с первого до (M-1)-го разряда, соответствующего I-го блока детектирования 3I из второй группы 31, 32, …, 3(M-1). Выходы элементов ИЛИ с инверсными входами вторых групп 41, 42, …, 4(M-1) соответствующего I-го блока детектирования 3I из второй группы 31, 32, …, 3(M-1) соединены с соответствующими прямыми входами I-го элемента И с инверсными входами из второй группы 61, 62, …, 6(M-1), инверсные входы которых соединены с разрядами внешней шины задания разрядности групп IU группами по (М-1) разрядов, каждая из которых начинается с М-го разряда до второго разряда.
Выходы элементов И из первой группы 52, 53, …, 5(N-M+1), начиная со второго до (N-M+1)-го элемента, соединены с прямыми входами первых одноименных М элементов И с инверсным входом из третьей группы 72, 73, …, 7(N-M+1). Выходы элементов И с инверсными входами из второй группы 6(M-1), 6(M-2), …, 61, начиная с (M-1)-го элемента до первого элемента, соединены соответственно с прямыми входами элементов И с инверсным входом из третьей группы 7(N-M+2), …, 7N.
Первые инверсные входы (N-2) элементов И из третьей группы 73, 74, …, 7N, начиная с третьего элемента 73 до N-го элемента 7N, соединены с прямыми входами соответствующих предыдущих (N-2) элементов И из третьей группы 72, 73, …, 7(N-1), начиная со второго элемента 72 до (N-1)-го элемента 7(N-1), а первый инверсный вход второго элемента 72 соединен с выходом первого элемента И из первой группы 51.
Выходы всех (N-1) элементов И с инверсным входом из третьей группы 72, 73, …, 7N являются соответствующими одноименными (N-1) разрядами, начиная со второго разряда до N-го разряда, внутренней шины начальных разрядов групп ВВ, у которой первый разряд соединен с выходом первого элемента И из первой группы 51. Все N разрядов шины начальных разрядов групп ВВ являются соответствующими разрядами группы внешних выходов начальных разрядов групп в блоке QB и также подключены к входам блока счета единиц 8, выходы которого являются соответствующими разрядами группы внешних выходов количества групп в блоке QK.
ПОДРОБНОЕ ОПИСАНИЕ СУЩНОСТИ ИЗОБРЕТЕНИЯ
Принцип работы предлагаемого устройства состоит в следующем.
Предлагаемое устройство позволяет детектировать в N-разрядных блоках входных данных G единичные группы (ряды) содержащие ≥К (К и более) единичных бит из заданной разрядности М (где К≤М, M≤N), определять количество таких групп и их расположение в блоках данных.
Входные блоки данных G последовательно в каждом такте поступают на внешнюю входную шину данных ID. Разрядность К детектируемых единичных групп задается на внешней М разрядной шине IU в виде унитарного К-разрядного ряда единичных бит, начиная с первого разряда, например, для К=3 задается значение на шине IU[4-1]=0111 для выявляемых трех и более разрядных единичных групп при N=8 и М=4.
В первой группе 11, 12, …, 1(N-M+1) и второй группе 31, 32, …, 3(M-1) блоков детектирования на элементах ИЛИ с инверсным входом первых 21, 22, 2M и вторых 41, 42, …, 4I групп осуществляется маскирование старших разрядов с шины входных данных ID, соответствующих нулевым разрядам с шины задания разрядности групп IU. При этом на выходах соответствующих маскируемых элементов ИЛИ с инверсным входом формируются единичные значения, а на выходы не маскируемых элементов ИЛИ с инверсным входом передаются соответствующие значения разрядов с шины входных данных ID для заданной разрядности детектируемых групп IU. При этом в первой группе 11, 12, …, 1(N-M+1) блоков детектирования проводится выделение М разрядных групп, а во второй группе 31, 32, …, 3(M-1) блоков детектирования соответствующее выделение I разрядных групп, где I=1, … (М-1).
Далее в первой группе из (N-M+1)-гo элементов И 51, 52, …, 5(N-M+1) осуществляется проверка на наличие единичных групп содержащих К единичных бит. Во второй группе
61, 62, 6(M-1) из (M-1)-го элементов И с инверсными входами осуществляется проверка на наличие единичных групп содержащих соответственно до I единичных бит, где 1=1, ... (М-1). При выявлении единичных групп, соответствующих заданному значению К на шине IU, на выходах соответствующих элементов И первой 51, 52, 5(N-M+1) и второй 61, 62, …, 6(M-1) групп формируются единичные значения.
При наличии во входных блоках G на шине ID единичных групп содержащих больше заданного количества >К на шине IU будет выявлено несколько искомых единичных групп (единичные значения будут установлены на выходах соседних элементов И первой 51, 52, …, 5(N-M+1) и/или второй 61, 62, …, 6(M-1) групп. Маскирование соседних единичных групп относящихся к одной группе во входном блоке ID осуществляется в третьей группе 72, 73, …, 7N элементов И с инверсным входом. При этом сохраняется единичное значение на выходах элементов соответствующих начальным разрядам выявленных единичных групп.
Значения с выходов третьей группы элементов И 72, 73, …, 7N являются соответствующими разрядами внутренней N разрядной шины ВВ начальных разрядов групп и далее поступают на группу входов блока счета единиц 8, в котором осуществляется счет количества выявленных единичных групп в текущем блоке входных данных ID.
Далее значения с выхода блока счета единиц 8 передается на группу внешних выходов количества групп в блоке QK, а значения разрядов с шины начальных разрядов групп ВВ являются соответствующими разрядами группы внешних выходов начальных разрядов групп в блоке QB.
Предлагаемое устройство работает следующим образом.
На фиг. 2 приведена временная диаграмма выявления единичных групп во входных N=8 разрядных десяти блоках данных G1, G2, G10, при максимальной разрядности М=4 и задании разрядности К=1, 2, 3, 4 детектируемых групп. При этом в первой группе содержится пять блоков детектирования 11, 12, …, 15, во второй группе три блока детектирования 31, 32, 33, по четыре элемента ИЛИ с инверсным входом в первых группах 21, 22, …, 24, от одного до трех элементов ИЛИ с инверсным входом во вторых группах 41, 42, 43, пять элементов И в первой группе 51, 52, …, 55, три элемента И с инверсными входами 61, 62, 63 и семь элементов И с инверсным входом третьей группы 71, 73, ..., 78.
В тактах 1-3 осуществляется детектирование групп содержащих два и более единичных бит К=2 (IU[4-1]=0011) во трех входных блоках данных G1, G2, G3.
В такте 1 на внешней 8-разрядной входной шине данных задается код IO[8-1]=1101 1011 первого блока G1, содержащий три двухразрядные единичные группы. Для заданной разрядности К=2 (IU[4-1]=0011) в первой группе 11, 12, …, 15 и второй группе 31, 32, 33 блоков детектирования на элементах ИЛИ с инверсным входом первой группы 21, 22, 24 и второй группы 41, 42, 43 групп проводится маскирование двух старших разрядов с шины ID. Далее в первой группе 51, 52, …, 55 элементов И и второй группе 61, 62, 63 из элементов И с инверсными входами осуществляется выявление единичных групп содержащих два единичных бита и формирование на соответствующих выходах единичных значений - для входного кода ID[8-1]=1101 1011 формируются значения 5[5-1]=01001 и 6[1-3]=010, соответствующие начальным разрядам трех выявленных единичных групп, содержащих по К=2 единичных бит, которые без маскирования через третью группу 71, 73, …, 78 элементов И с инверсным входом передаются на внутреннюю шину ВВ и далее на группу внешних выходов QB начальных разрядов групп в блоке QB[8-1]=01001001. Кроме того в блоке счета единиц 8 осуществляется счет единичных групп и формирование двоичного кода передаваемого на группу внешних выходов количества единичных групп в блоке QK=3.
В такте 2 на внешней 8-разрядной входной шине данных задается код ID[8-1]=1011 1011 второго блока G2, содержащий одноразрядную, трехразрядную и двухразрядную единичные группы. Для данного кода ID на выходах первой группы 51, 52, …, 55 элементов И и второй группы 61, 62, 63 из элементов И с инверсными входами формируются значения 5[5-1]=11001 и 6[1-3]=000, соответствующие начальным разрядам выявленных единичных групп, содержащих по К=2 единичных бит. При этом единичные значения, установленные на выходах соседних четвертого и пятого элементов 5[5-4]=11, соответствуют одной группе (ряду) из трех единичных бит во входном блоке ID. Поэтому в третьей группе 72, 73, …, 78 элементов И с инверсным входом маскируется единичное значение с выхода пятого элемента 5[5]=1 и на внутренней шине ВВ и далее в группе внешних выходов QB начальных разрядов групп в блоке устанавливается код QB[8-1]=0000 1001, соответствующий двум единичным группам содержащим два и более единичных бит К=2 (IU[4-1]=0011). Кроме того в блоке счета единиц 8 осуществляется счет единичных групп во входном блоке G2 и формируется двоичный код количества единичных групп в блоке QK=2.
В такте 3 на внешней 8-разрядной входной шине данных задается код ID[8-1]=1110 1111 третьего блока G3, содержащий трехразрядную и четырехразрядную единичные группы. Для данного кода ID на выходах первой группы 51, 52, 55 элементов И и второй группы 61, 62, 63 из элементов И с инверсными входами формируются значения 5[5-1]=00111 и 6[1-3]=011, соответствующие начальным разрядам выявленных единичных групп, содержащих по К=2 единичных бит. При этом единичные значения, установленные на выходах соседних первого, второго и третьего элементов 5[3-1]=111, соответствуют одной группе (ряду) из четырех единичных бит, а установленные на выходах соседних второго и третьего элементов 6[2-3]=11, соответствуют одной группе (ряду) из трех единичных бит во входном блоке ID. Поэтому в третьей группе 72, 73, 78 элементов И с инверсным входом маскируются единичные значения с выходов элементов 5 [3-2]=11 и с выхода элемента 6[2]=1, и далее на внутренней шине ВВ и в группе внешних выходов QB начальных разрядов групп в блоке устанавливается код QB[8-1]=0010 0001, соответствующий двум единичным группам содержащим два и более единичных бит К=2 (IU [4-1]=0011). Также в блоке счета единиц 8 осуществляется счет единичных групп во входном блоке G3 и формируется двоичный код количества единичных групп в блоке QK=2.
В тактах 4-6 осуществляется детектирование групп содержащих три и более единичных бит К=3 (IU[4-1]=0111) во входных блоках данных G4, G5, G6.
В такте 4 на внешней 8-разрядной входной шине данных задается код ID[8-1]=0101 1101 четвертого блока G4, содержащий две одноразрядные и одну трехразрядную единичные группы. Для данного кода ID только на выходе третьего элемента первой группы 51, 52, …, 55 элементов И формируется единичное значение 5[3]=1, соответствующее начальному третьему разряду выявленной единичной группы, содержащей К=3 единичных бит. Поэтому далее в группе внешних выходов QB начальных разрядов групп в блоке устанавливается код QB[8-1]=0000 0100, а в блоке счета единиц 8 осуществляется счет единичных групп во входном блоке G4 и формируется двоичный код количества групп в блоке QK=1.
В такте 5 на внешней 8-разрядной входной шине данных задается код ID[8-1]=1111 0111 пятого блока G5, содержащий трехразрядную и четырехразрядную единичные группы. Для данного кода ID единичное значение формируется на выходах первого элемента И 5[1]=Т, пятого элемента И 5[5]=1 и третьего элемента И с инверсным входом 6[3]=1. При этом единичные значения с выходов элементов И 5[5]=1 и 6[3]=1 соответствуют соседними разрядам во входных данных на шине ID и относятся к одной группе (ряду) из четырех единичных бит. Поэтому в третьей группе 72, 73, …, 78 элементов И с инверсным входом маскируется единичное значение с выхода элемента 6[3]=1, а далее на внутренней шине ВВ и в группе внешних выходов QB начальных разрядов групп в блоке устанавливается код QB[8-1]=0001 0001, соответствующий двум единичным группам содержащим три и более единичных бит К=3 (UI[4-1]=0111). Также в блоке счета единиц 8 осуществляется счет единичных групп во входном блоке G5 и формируется двоичный код количества групп в блоке QK=2.
В такте 6 на внешней 8-разрядной входной шине данных задается код ID[8-1]=1110 0111 шестого блока G6, содержащий две трехразрядные единичные группы. Для данного кода ID единичные значения формируются на выходах первого элемента И 5[1]=1 и третьего элемента И с инверсным входом 6[3]=1, по которым формируется код на внутренней шине ВВ и в группе внешних выходов QB начальных разрядов групп в блоке устанавливается код QB[8-1]=0010 0001, а блоке счета единиц 8 осуществляется счет единичных групп во входном блоке G6 и формируется двоичный код количества групп в блоке QK=2.
В тактах 7-8 осуществляется детектирование групп содержащих четыре и более единичных бит К=4 (IU[4-1]=1111) во входных блоках данных G7, G8.
В такте 7 на внешней 8-разрядной входной шине данных задается код ID[8-1]=1111 1011 седьмого блока G7, содержащий пятиразрядную и двухразрядную единичные группы. Для данного кода ID единичные значения формируются на выходах соседних четвертого и пятого элементов И 5[5-4]=11, которые соответствуют одной группе (ряду) из пяти единичных бит. Поэтому в третьей группе 72, 73, …, 78 элементов И с инверсным входом маскируется единичное значение с выхода элемента 5[5]=1, а далее в группе внешних выходов QB начальных разрядов групп в блоке устанавливается код QB[8-1]=0000 1000, соответствующий одной единичной группе содержащей четыре и более единичных бит К=4 (IU[4-1]=1111). Также в блоке счета единиц 8 осуществляется счет единичных групп во входном блоке G7 и формируется двоичный код количества групп в блоке QK=1.
В такте 8 на внешней 8-разрядной входной шине данных задается код ID[8-1]=1011 1111 восьмого блока G8, содержащий одноразрядную и шестиразрядную единичные группы. Для данного кода ID единичные значения формируются на выходах соседних первого, второго и третьего элементов И 5[3-1]=111, которые соответствуют одной группе (ряду) из шести единичных бит. Поэтому в третьей группе 72, 73, …, 78 элементов И с инверсным входом маскируется единичное значение с выходов элементов 5[3-2]=11, а далее в группе внешних выходов QB начальных разрядов групп в блоке устанавливается код QB[8-1]=0000 0001, соответствующий одной единичной группе содержащей четыре и более единичных бит К=4 (IU[4-1]=1111). Также в блоке счета единиц 8 осуществляется счет единичных групп во входном блоке G7 и формируется двоичный код количества групп в блоке QK=1.
В тактах 9-10 осуществляется детектирование групп, содержащих один и более единичных бит К=1 (IU[4-1]=0001) во входных блоках данных G9, G10.
В такте 9 на внешней 8-разрядной входной шине данных задается код ID[8-1]=1011 1011 девятого блока G9, содержащий одноразрядную, двухразрядную и трехразрядную единичные группы. Для данного кода ID единичные значения формируются на выходах соседних первого и второго элементов И 5[2-1]=11, которые соответствуют одной группе (ряду) из двух единичных бит, и на выходах соседних четвертого и пятого элементов И 5[5-4]=11 и третьего элемента И с инверсным входом 6[3]=1, которые соответствуют одной группе (ряду) из трех единичных бит, а также формируется единичное значение на первом элементе И 6[1]=1, соответствующее одноразрядной группе. Поэтому в третьей группе 72, 73, …, 78 элементов И с инверсным входом маскируются единичные значения с выходов элементов 5[2]=1, 5[5]=1, 6[3]=1, а далее в группе внешних выходов QB начальных разрядов групп в блоке устанавливается код QB[8-1]=1000 1001, соответствующий трем единичным группам содержащим один и более единичных бит К=1 (IU[4-1]=0001). Также в блоке счета единиц 8 осуществляется счет единичных групп во входном блоке G9 и формируется двоичный код количества групп в блоке QK=3.
В такте 10 на внешней 8-разрядной входной шине данных задается код ID[8-1]=0101 1010 десятого блока G10, содержащий две одноразрядные и одну двухразрядную единичные группы. Для данного кода ID единичные значения формируются на выходах второго элемента И 5[2]=1, соседних четвертого и пятого элементов И 5[5-4]=11, которые соответствуют одной группе (ряду) из двух единичных бит, а также формируется единичное значение на втором элементе И 6[2]=1. Поэтому в третьей группе 72, 73, …, 78 элементов И с инверсным входом маскируется единичное значение с выхода элемента 5[5]=1, а далее в группе внешних выходов QB начальных разрядов групп в блоке устанавливается код QB[8-1]=0100 1010, соответствующий трем единичным группам содержащим один и более единичных бит К=1 (IU[4-1]=0001). Также в блоке счета единиц 8 осуществляется счет единичных групп во входном блоке G10 и формируется двоичный код количества групп в блоке QK=3.
Таким образом, для N разрядных входных блоков данных осуществляется выявление единичных групп заданной К разрядности из М разрядов, проводится счет таких групп и их расположение во входных блоках.
Предлагаемое устройство может быть применено для аппаратной реализации статистических тестов разработанных лабораторией информационных технологий Национального института стандартов и технологий (NIST, США), целью которых является определение меры случайности двоичных последовательностей порожденных генераторами случайных чисел. В частности предлагаемое устройство осуществляет подсчет количества единичных групп заданной К размерности в N-разрядных входных блоках.
При обработке результатов физических экспериментов предлагаемое устройство обеспечивает выявление событий заданной размерности, определение их количества и размещение во входных блоках.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство решает поставленную задачу, обладает регулярностью узлов и связей, и соответствует заявляемому техническому результату - расширение арсенала средств того же назначения в части обеспечения возможности детектирования групп единичных бит заданной разрядности, определение количества заданных групп и их размещение в блоках данных.
Настоящее техническое решение относится к области вычислительной техники. Технический результат заключается в обеспечении возможности детектирования групп единичных бит заданной разрядности, определении количества заданных групп и их размещении в блоках данных. Технический результат достигается за счет того, что устройство содержит внешнюю N разрядную входную шину данных ID блоков данных G, внешнюю М разрядную шину задания разрядности групп IU (где M≤N, К≤М), группу внешних выходов количества групп в блоке QK, группу внешних выходов начальных разрядов групп в блоке QB, первую группу из (N-M+1)-го блоков детектирования 11, 12, …, 1(N-M+1), первые группы 21, 22, …, 2M, из М элементов ИЛИ с инверсным входом первой группы блоков детектирования 11, 12, …, 1(N-M+1), вторую группу из (M-1)-го блоков детектирования 31, 32, …, 3(M-1), вторые группы из I элементов ИЛИ с инверсным входом 41, 42, …, 4(M-1) соответствующих одноименных I-ых блоков детектирования второй группы 31, 32, …, 3(M-1), (где I=1, … (М-1)), первую группу из (N-M+1)-го элементов И, 51, 52, …, 5(N-M+1), вторую группу из (M-1)-го элементов И с инверсными входами 61, 62, …, 6(M-1), третью группу из (N-1)-го элементов И с инверсным входом 71, 73,…, 7N и блок счета единиц 8, а также введена внутренняя N разрядная шина начальных разрядов групп ВВ. 2 ил.
Устройство для детектирования заданных К-разрядных групп единичных бит в блоках данных содержит внешнюю N разрядную входную шину данных ID блоков данных G, внешнюю М разрядную шину задания разрядности групп IU (где M≤N, К≤М), группу внешних выходов количества групп в блоке QK, группу внешних выходов начальных разрядов групп в блоке QB, первую группу из (N-M+1)-го блоков детектирования 11, 12, 1(N-M+1), первые группы 21, 22, …, 2(M-1) из М элементов ИЛИ с инверсным входом первой группы блоков детектирования 11, 12, …, 1(N-M+1), вторую группу из (M-1)-го блоков детектирования 31, 32, …, 3(M-1), вторые группы из I элементов ИЛИ с инверсным входом 41, 42, …, 4(M-1), соответствующих одноименных I-ых блоков детектирования второй группы 31, 32, …, 3(M-1), (где I=1, ... (М-1)), первую группу из (N-М+1)-го элементов И 51, 52, …, 5(N-M+1), вторую группу из (M-1)-го элементов И с инверсными входами 61, 62, …, 6(M-1), третью группу из (N-1)-го элементов И с инверсным входом 71, 72, …, 7N и блок счета единиц 8, а также введена внутренняя N разрядная шина начальных разрядов групп ВВ,
причем разряды внешней входной шины данных ID группами по М разрядов, каждая из которых начинается с j-го разряда (j=1, …, (N-M+1)), соединены со вторыми прямыми входами элементов ИЛИ с инверсным входом первых групп 21, 22, …, 2M соответствующего j-го блока детектирования 1j из первой группы 11, 12, …, 1(N-M+1), а первые инверсные входы элементов ИЛИ с инверсным входом первых групп 21, 22, …, 2M соединены с одноименными М разрядами, начиная с первого до М-го разряда, внешней шины задания разрядности групп IU, при этом выходы элементов ИЛИ с инверсным входом первых групп 21, 22, …, 2M j-го блока детектирования 1j из первой группы 11, 12, …, 1(N-M+1) соединены с соответствующими входами 5j-го элемента И из первой группы 51, 52, …, 5(N-M+1),
причем разряды внешней входной шины данных ID группами по I разрядов, каждая из которых начинается с N-го разряда до (N-M+2)-го разряда (I=1, …, (М-1)), соединены со вторыми прямыми входами элементов ИЛИ с инверсным входом вторых групп 41, 42, …, 4(M-1) соответствующего I-го блока детектирования 31 из второй группы 31, 32, …, 3(M-1), а первые инверсные входы элементов ИЛИ с инверсным входом вторых групп 41, 42, …, 4(M-1) соединены с разрядами внешней шины задания разрядности групп IU группами по I разрядов, начиная с первого до (M-1)-го разряда соответствующего I-го блока детектирования 3I из второй группы 31, 32, …, 3(M-1), при этом выходы элементов ИЛИ с инверсными входами вторых групп 41, 42, …, 4(M-1) соответствующего I-го блока детектирования 3I из второй группы 31, 32, …, 3(M-1) соединены с соответствующимипрямыми входами I-го элемента И с инверсными входами из второй группы 61, 62, …, 6(M-1), инверсные входы которых соединены с разрядами внешней шины задания разрядности групп IU группами по (М-1) разрядов, каждая из которых начинается с М-го разряда до второго разряда,
кроме того, выходы элементов И из первой группы 52, 53, …, 5(N-M+1), начиная со второго до (N-M+1)-го элемента, соединены с прямыми входами первых одноименных М элементов И с инверсным входом из третьей группы 72, 73, …, 7(N-M+1), а выходы элементов И с инверсными входами из второй группы 6(M-1), 6(M-2), …, 61, начиная с (M-1)-гo элемента до первого элемента, соединены соответственно с прямыми входами элементов И с инверсным входом из третьей группы 7(N-M+2), ..., 7N,
при этом первые инверсные входы (N-2) элементов И из третьей группы 73, 74, …, 7N, нaчинaя с третьего элемента 73 до N-го элемента 7N, соединены с прямыми входами соответствующих предыдущих (N-2) элементов И из третьей группы 72, 73, …, 7(N-1), начиная со второго элемента 72 до (N-1)-го элемента 7(N-1), а первый инверсный вход второго элемента 72 соединен с выходом первого элемента И из первой группы 51,
кроме того, выходы всех (N-1) элементов И с инверсным входом из третьей группы 72, 73, …, 7N являются соответствующими одноименными (N-1) разрядами, начиная со второго разряда до N-го разряда, внутренней шины начальных разрядов групп ВВ, у которой первый разряд соединен с выходом первого элемента И из первой группы 51, а все N разрядов шины начальных разрядов групп ВВ являются соответствующими разрядами группы внешних выходов начальных разрядов групп в блоке QB и также подключены к входам блока счета единиц 8, выходы которого являются соответствующими разрядами группы внешних выходов количества групп в блоке QK.
| УСТРОЙСТВО ДЛЯ ДЕТЕКТИРОВАНИЯ ГРУПП ЕДИНИЧНЫХ БИТ И МАКСИМАЛЬНОЙ ГРУППЫ В БЛОКАХ ДАННЫХ | 2023 |
|
RU2800039C1 |
| УСТРОЙСТВО ДЛЯ ДЕТЕКТИРОВАНИЯ ГРУПП БИТ | 2021 |
|
RU2780985C1 |
| УСТРОЙСТВО ДЛЯ ДЕТЕКТИРОВАНИЯ ЕДИНИЧНЫХ ГРУПП БИТ В БИНАРНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ | 2021 |
|
RU2763859C1 |
| CN 110633154 B, 02.10.2020 | |||
| US 5550766 A, 27.08.1996. | |||
