ДВОИЧНЫЙ ВЫЧИТАТЕЛЬ Российский патент 2025 года по МПК G06F7/50 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известен двоичный вычитатель [1], который содержит логические элементы и формирует двоичный код разности двух трехразрядных двоичных чисел, задаваемых двоичными сигналами, и бит, определяющий ее знак.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного двоичного вычитателя, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка четырехразрядных двоичных чисел.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип двоичный вычитатель [2], который содержит одиннадцать элементов исключающее ИЛИ, шесть элементов И и формирует двоичный код разности двух четырехразрядных двоичных чисел, задаваемых двоичными сигналами, и бит, определяющий ее знак. При этом схемная глубина прототипа равна 9.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 46.

Техническим результатом изобретения является упрощение схемы двоичного вычитателя за счет уменьшения ее цены по Квайну при сохранении функциональных возможностей прототипа и не большая чем у прототипа схемная глубина.

Указанный технический результат при осуществлении изобретения достигается тем, что в двоичном вычитателе, содержащем одиннадцать элементов исключающее ИЛИ и шесть элементов И, k-й (), ()-й входы и первый выход двоичного вычитателя, первый и второй входы m-го () элемента и соединены соответственно с первым, вторым входами k-го элемента исключающее ИЛИ и первым входом первого элемента И, выходом и первым входом m-го элемента исключающее ИЛИ, особенность заключается в том, что в него дополнительно введены два элемента ИЛИ, первый, второй входы пятого элемента исключающее ИЛИ, первый, второй входы и выход i-го () элемента ИЛИ соединены соответственно с выходами девятого, третьего, первым, вторым входами ()-го и первым входом ()-го элементов исключающее ИЛИ, первый вход ()-го и выход ()-го элементов исключающее ИЛИ, второй вход шестого и выход ()-го элементов И соединены соответственно с выходом ()-го элемента И и вторым входом i-го элемента ИЛИ, выходом пятого элемента И и вторым входом ()-го элемента исключающее ИЛИ, первый вход одиннадцатого элемента исключающее ИЛИ соединен с выходом шестого элемента И, а вторые входы шестого, одиннадцатого и выход седьмого элементов исключающее ИЛИ соединены соответственно с выходами восьмого, десятого элементов исключающее ИЛИ и вторым выходом двоичного вычитателя, третий, четвертый и пятый выходы которого соединены соответственно с выходами пятого, шестого и одиннадцатого элементов исключающее ИЛИ.

На чертеже представлена схема предлагаемого двоичного вычитателя.

Двоичный вычитатель содержит элементы исключающее ИЛИ 1₁,…,1₁₁, элементы И 2₁,…,2₆ и элементы ИЛИ 3₁, 3₂, причем первый вход элемента 1₁₁, первый вход и выход элемента 1_m () соединены соответственно с выходом элемента 2₆, вторым и первым входами элемента 2_m, первый, второй входы элемента 1₅, первый, второй входы и выход элемента 3_i () подключены соответственно к выходам элементов 1₉, 1₃, первому, второму входам элемента 1_i+6 и первому входу элемента 1_i+8, первый вход элемента 1_i+6 и выход элемента 1_2×i, второй вход элемента 2₆ и выход элементов 2_2×i соединены соответственно с выходом элемента 2_2×i-1 и вторым входом элемента 3_i, выходом элемента 2₅ и вторым входом элемента 1_i+8, а вторые входы элементов 1₆, 1₁₁ и выходы элементов 1₁, 1₇, 1₅, 1₆, 1₁₁ подключены соответственно к выходам элементов 1₈, 1₁₀ и первому, второму, третьему, четвертому, пятому выходам двоичного вычитателя, k-й () и ()-й входы которого соединены соответственно с первым и вторым входами элемента 1_k.

Работа предлагаемого двоичного вычитателя осуществляется следующим образом. На его первый, шестой, третий, восьмой и пятый, второй, седьмой, четвертый входы подаются соответственно двоичные сигналы и , которые задают подлежащие обработке четырехразрядные двоичные числа , , причем и определяют значения старших и младших разрядов соответственно. Поскольку наборы 00 и 11 значений сигналов (), являются равноценными для элементов 1_k, 2_k, достаточно рассмотреть функционирование предлагаемого вычитателя для следующих наборов значений этих сигналов: 00, 01, 10. В представленной ниже таблице приведены значения выходных сигналов предлагаемого вычитателя, полученные с учетом работы его элементов для всех возможных комбинаций указанных наборов.

00 00 00 00 00000 01 01 10 00 10110 00 00 00 01 11111 01 01 10 01 10101 00 00 00 10 00001 01 01 10 10 10111 00 00 01 00 11110 01 10 00 00 11100 00 00 01 01 11101 01 10 00 01 11011 00 00 01 10 11111 01 10 00 10 11101 00 00 10 00 00010 01 10 01 00 11010 00 00 10 01 00001 01 10 01 01 11001 00 00 10 10 00011 01 10 01 10 11011 00 01 00 00 11100 01 10 10 00 11110 00 01 00 01 11011 01 10 10 01 11101 00 01 00 10 11101 01 10 10 10 11111 00 01 01 00 11010 10 00 00 00 01000 00 01 01 01 11001 10 00 00 01 00111 00 01 01 10 11011 10 00 00 10 01001 00 01 10 00 11110 10 00 01 00 00110 00 01 10 01 11101 10 00 01 01 00101 00 01 10 10 11111 10 00 01 10 00111 00 10 00 00 00100 10 00 10 00 01010 00 10 00 01 00011 10 00 10 01 01001 00 10 00 10 00101 10 00 10 10 01011 00 10 01 00 00010 10 01 00 00 00100 00 10 01 01 00001 10 01 00 01 00011 00 10 01 10 00011 10 01 00 10 00101 00 10 10 00 00110 10 01 01 00 00010 00 10 10 01 00101 10 01 01 01 00001 00 10 10 10 00111 10 01 01 10 00011 01 00 00 00 11000 10 01 10 00 00110 01 00 00 01 10111 10 01 10 01 00101 01 00 00 10 11001 10 01 10 10 00111 01 00 01 00 10110 10 10 00 00 01100 01 00 01 01 10101 10 10 00 01 01011 01 00 01 10 10111 10 10 00 10 01101 01 00 10 00 11010 10 10 01 00 01010 01 00 10 01 11001 10 10 01 01 01001 01 00 10 10 11011 10 10 01 10 01011 01 01 00 00 10100 10 10 10 00 01110 01 01 00 01 10011 10 10 10 01 01101 01 01 00 10 10101 10 10 10 10 01111 01 01 01 00 10010 01 01 01 01 10001 01 01 01 10 10011

Согласно представленной таблице имеем , где – четырехразрядное двоичное число, задаваемое двоичными сигналами ( и определяют значения старшего и младшего разрядов соответственно), причем если число D является положительным либо , то , если отрицательным, то и оно представлено в дополнительном коде.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый двоичный вычитатель имеет схемную глубину, равную 9, и формирует двоичный код разности двух четырехразрядных двоичных чисел, задаваемых двоичными сигналами, и бит, определяющий ее знак. При этом схема предлагаемого двоичного вычитателя проще, чем у прототипа, поскольку ее цена по Квайну равна 38.

Источники информации:

1. Патент РФ 2629453, кл. G06F7/50, 2017 г.

2. Патент РФ 2789722, кл. G06F7/50, 2023 г.

Изобретение относится к области цифровой вычислительной техники. Технический результат заключается в уменьшении схемной сложности устройства при сохранении возможности формирования двоичного кода разности двух четырехразрядных двоичных чисел. Технический результата достигается за счет того, что двоичный вычитатель содержит одиннадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, шесть элементов И и два элемента ИЛИ, соединенных между собой с реализацией вычитания четырехразрядных двоичных чисел, задаваемых двоичными сигналами. 1 ил., 1 табл.

Двоичный вычитатель, содержащий одиннадцать элементов исключающее ИЛИ и шесть элементов И, причем k-й (), ()-й входы и первый выход двоичного вычитателя, первый и второй входы m-го () элемента и соединены соответственно с первым, вторым входами k-го элемента исключающее ИЛИ и первым входом первого элемента И, выходом и первым входом m-го элемента исключающее ИЛИ, отличающийся тем, что в него дополнительно введены два элемента ИЛИ, первый, второй входы пятого элемента исключающее ИЛИ, первый, второй входы и выход i-го () элемента ИЛИ соединены соответственно с выходами девятого, третьего, первым, вторым входами ()-го и первым входом ()-го элементов исключающее ИЛИ, первый вход ()-го и выход ()-го элементов исключающее ИЛИ, второй вход шестого и выход ()-го элементов И соединены соответственно с выходом ()-го элемента И и вторым входом i-го элемента ИЛИ, выходом пятого элемента И и вторым входом ()-го элемента исключающее ИЛИ, первый вход одиннадцатого элемента исключающее ИЛИ соединен с выходом шестого элемента И, а вторые входы шестого, одиннадцатого и выход седьмого элементов исключающее ИЛИ соединены соответственно с выходами восьмого, десятого элементов исключающее ИЛИ и вторым выходом двоичного вычитателя, третий, четвертый и пятый выходы которого соединены соответственно с выходами пятого, шестого и одиннадцатого элементов исключающее ИЛИ.