ДВОИЧНЫЙ ВЫЧИТАТЕЛЬ Российский патент 2023 года по МПК G06F7/50 H03K19/173 H03K19/21 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны двоичные вычитатели (см., например, рис.9.11в на стр. 220 в книге Токхейм Р. Основы цифровой электроники. М.: Мир, 1988г.), которые содержат логические элементы и формируют двоичный код разности трех одноразрядных двоичных чисел, задаваемых двоичными сигналами, и бит, определяющий ее знак.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных двоичных вычитателей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка трех двухразрядных двоичных чисел.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип двоичный вычитатель (патент РФ 2709653, кл. G06F7/50, 2019г.), который содержит четыре элемента исключающее ИЛИ, элемент И, элемент ИЛИ, два мажоритарных элемента и формирует двоичный код разности трех двухразрядных двоичных чисел, задаваемых двоичными сигналами, и бит, определяющий ее знак.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип дополнительно содержит три элемента НЕ.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в двоичном вычитателе, содержащем четыре элемента исключающее ИЛИ, элемент И, элемент ИЛИ и два мажоритарных элемента, второй вход i-го () и первый, второй входы четвертого элементов исключающее ИЛИ соединены соответственно с вторым входом i-го мажоритарного элемента и первым, вторым входами элемента ИЛИ, первый, второй входы третьего и первый, второй входы четвертого элементов исключающее ИЛИ соединены соответственно с выходом первого мажоритарного элемента, выходом второго элемента исключающее ИЛИ и выходом элемента И, выходом второго мажоритарного элемента, а первый, второй, третий входы i-го элемента исключающее ИЛИ и выход элемента ИЛИ соединены соответственно с ()-ым, ()-ым, ()-ым входами и четвертым выходом двоичного вычитателя, первый, второй, третий выходы которого соединены соответственно с выходами первого, третьего, четвертого элементов исключающее ИЛИ, особенность заключается в том, что первый и третий входы i-го мажоритарного элемента, первый и второй входы элемента И соединены соответственно с выходом и третьим входом i-го, выходом и первым входом третьего элементов исключающее ИЛИ.

На чертеже представлена схема предлагаемого двоичного вычитателя.

Двоичный вычитатель содержит элементы исключающее ИЛИ 1₁,…,1₄, элемент И 2, элемент ИЛИ 3 и мажоритарные элементы 4₁, 4₂, причем второй, третий входы элемента 1_i () и первый, второй входы элемента 1₄ соединены соответственно с вторым, третьим входами элемента 4_i и первым, вторым входами элемента 3, первый, второй входы элемента 1₃ и первый, второй входы элемента 1₄ соединены соответственно с выходами элементов 4₁, 1₂ и 2, 4₂, первый вход элемента 4_i и первый, второй входы элемента 2 соединены соответственно с выходами элементов 1_i и 4₁, 1₃, а первый, второй, третий входы элемента 1_i и выход элемента 3 соединены соответственно с ()-ым, ()-ым, ()-ым входами и четвертым выходом двоичного вычитателя, первый, второй, третий выходы которого соединены соответственно с выходами элементов 1₁, 1₃, 1₄.

Работа предлагаемого двоичного вычитателя осуществляется следующим образом. На его первый, второй, третий и четвертый, пятый, шестой входы подаются соответственно двоичные сигналы и , которые задают подлежащие обработке двухразрядные двоичные числа , , , причем и определяют значения старших и младших разрядов соответственно. В представленной ниже таблице приведены значения выходных сигналов предлагаемого вычитателя, полученные с учетом работы его элементов для всех возможных наборов значений сигналов .

№ № 1 00 00 00 0000 33 10 00 00 0010 2 00 00 01 1111 34 10 00 01 0001 3 00 00 10 1110 35 10 00 10 0000 4 00 00 11 1101 36 10 00 11 1111 5 00 01 00 1111 37 10 01 00 0001 6 00 01 01 1110 38 10 01 01 0000 7 00 01 10 1101 39 10 01 10 1111 8 00 01 11 1100 40 10 01 11 1110 9 00 10 00 1110 41 10 10 00 0000 10 00 10 01 1101 42 10 10 01 1111 11 00 10 10 1100 43 10 10 10 1110 12 00 10 11 1011 44 10 10 11 1101 13 00 11 00 1101 45 10 11 00 1111 14 00 11 01 1100 46 10 11 01 1110 15 00 11 10 1011 47 10 11 10 1101 16 00 11 11 1010 48 10 11 11 1100 17 01 00 00 0001 49 11 00 00 0011 18 01 00 01 0000 50 11 00 01 0010 19 01 00 10 1111 51 11 00 10 0001 20 01 00 11 1110 52 11 00 11 0000 21 01 01 00 0000 53 11 01 00 0010 22 01 01 01 1111 54 11 01 01 0001 23 01 01 10 1110 55 11 01 10 0000 24 01 01 11 1101 56 11 01 11 1111 25 01 10 00 1111 57 11 10 00 0001 26 01 10 01 1110 58 11 10 01 0000 27 01 10 10 1101 59 11 10 10 1111 28 01 10 11 1100 60 11 10 11 1110 29 01 11 00 1110 61 11 11 00 0000 30 01 11 01 1101 62 11 11 01 1111 31 01 11 10 1100 63 11 11 10 1110 32 01 11 11 1011 64 11 11 11 1101

Согласно представленной таблице имеем , где – трехразрядное двоичное число, задаваемое двоичными сигналами ( и определяют значения старшего и младшего разрядов соответственно), причем если число D является положительным либо , то , если отрицательным, то и оно представлено в дополнительном коде.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый двоичный вычитатель формирует двоичный код разности трех двухразрядных двоичных чисел, задаваемых двоичными сигналами, и бит, определяющий ее знак, и обладает меньшими по сравнению с прототипом аппаратурными затратами.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении формирования двоичного кода разности трех двухразрядных двоичных чисел, задаваемых двоичными сигналами, и бита, определяющего ее знак, и уменьшении аппаратурных затрат при сохранении функциональных возможностей. Двоичный вычитатель содержит четыре элемента: исключающее ИЛИ, элемент И, элемент ИЛИ и два мажоритарных элемента. 1 ил., 1 табл.

Двоичный вычитатель, содержащий четыре элемента: исключающее ИЛИ, элемент И, элемент ИЛИ и два мажоритарных элемента, причем второй вход i-го () и первый, второй входы четвертого элементов исключающее ИЛИ соединены соответственно со вторым входом i-го мажоритарного элемента и первым, вторым входами элемента ИЛИ, первый, второй входы третьего и первый, второй входы четвертого элементов исключающее ИЛИ соединены соответственно с выходом первого мажоритарного элемента, выходом второго элемента исключающее ИЛИ и выходом элемента И, выходом второго мажоритарного элемента, а первый, второй, третий входы i-го элемента исключающее ИЛИ и выход элемента ИЛИ соединены соответственно с ()-ым, ()-ым, ()-ым входами и четвертым выходом двоичного вычитателя, первый, второй, третий выходы которого соединены соответственно с выходами первого, третьего, четвертого элементов исключающее ИЛИ, отличающийся тем, что первый и третий входы i-го мажоритарного элемента, первый и второй входы элемента И соединены соответственно с выходом и третьим входом i-го, выходом и первым входом третьего элементов исключающее ИЛИ.