ДВОИЧНЫЙ ВЫЧИТАТЕЛЬ Российский патент 2024 года по МПК G06F7/50 H03K19/173 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны двоичные вычитатели (см., например, патент РФ 2629453, кл. G06F 7/50, 2017г.), которые содержат логические элементы и формируют двоичный код разности двух трёхразрядных двоичных чисел, задаваемых двоичными сигналами, и бит, определяющий её знак.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных двоичных вычитателей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка четырёхразрядных двоичных чисел.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип двоичный вычитатель (патент РФ 2789722, кл. G06F 7/50, 2023г.), который содержит элементы исключающее ИЛИ, элементы И и формирует двоичный код разности двух четырёхразрядных двоичных чисел, задаваемых двоичными сигналами, и бит, определяющий её знак.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит тринадцать элементов исключающее ИЛИ и десять элементов И.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в двоичном вычитателе, содержащем десять элементов исключающее ИЛИ и семь элементов И, первый вход и выход i-го элемента исключающее ИЛИ и выход пятого элемента исключающее ИЛИ соединены соответственно с вторым и первым входами i-го элемента И и вторым выходом двоичного вычитателя, первые входы восьмого и девятого элементов исключающее ИЛИ подключены соответственно к выходам пятого и шестого элементов И, особенность заключается в том, что первый вход и выход r-го элемента И и выход четвёртого элемента И соединены соответственно с вторыми входами (r+4)-го и (r+7)-го элементов исключающее ИЛИ и первым входом пятого элемента исключающее ИЛИ, первые входы шестого, седьмого и десятого элементов исключающее ИЛИ подключены соответственно к выходам восьмого, девятого элементов исключающее ИЛИ и седьмого элемента И, а первый, второй входы r-го элемента исключающее ИЛИ и первый, второй входы четвёртого элемента исключающее ИЛИ соединены соответственно с (r+1)-м, (r+5)-м и первым, пятым входами двоичного вычитателя, первый, третий четвёртый и пятый выходы которого подключены соответственно к выходам четвёртого, шестого, седьмого и десятого элементов исключающее ИЛИ.

На чертеже представлена схема предлагаемого двоичного вычитателя.

Двоичный вычитатель содержит элементы исключающее ИЛИ 1₁, …, 1₁₀ и элементы И 2₁, …, 2₇, причём первый вход и выход элемента 1_i и выход элемента 2₄ соединены соответственно с вторым и первым входами элемента 2_i и первым входом элемента 1₅, первый, второй входы элемента 1_r+7 и второй вход элемента 1_r+4 подключены соответственно к выходам элементов 2_r+4, 2_r и выходу элемента 1_r, первые входы элементов 1₆ и 1₇ соединены соответственно с выходами элементов 1₈ и 1₉, а первый, второй входы элемента 1_r и первый, второй входы элемента 1₄ подключены соответственно к (r+1)-му, (r+5)-му и первому, пятому входам двоичного вычитателя, k-й и пятый выходы которого соединены соответственно с выходами элементов 1_k+3 и 1₁₀.

Работа предлагаемого двоичного вычитателя осуществляется следующим образом. На его первый, …, четвертый и пятый, … , восьмой входы подаются соответственно двоичные сигналы и , которые задают подлежащие обработке четырехразрядные двоичные числа , , причём и определяют значения старших и младших разрядов соответственно. Поскольку наборы 00 и 11 значений сигналов , являются равноценными для элементов (, [] - оператор выделения целой части), , достаточно рассмотреть функционирование предлагаемого вычитателя для следующих наборов значений этих сигналов: 00, 01, 10. В представленной ниже таблице приведены значения выходных сигналов предлагаемого вычитателя, полученные с учетом работы его элементов для всех возможных комбинаций указанных наборов.

00 00 00 00 00000 01 01 01 10 10011 00 00 00 01 11111 01 01 10 00 10110 00 00 00 10 00001 01 01 10 01 10101 00 00 01 00 11110 01 01 10 10 10111 00 00 01 01 11101 01 10 00 00 11100 00 00 01 10 11111 01 10 00 01 11011 00 00 10 00 00010 01 10 00 10 11101 00 00 10 01 00001 01 10 01 00 11010 00 00 10 10 00011 01 10 01 01 11001 00 01 00 00 11100 01 10 01 10 11011 00 01 00 01 11011 01 10 10 00 11110 00 01 00 10 11101 01 10 10 01 11101 00 01 01 00 11010 01 10 10 10 11111 00 01 01 01 11001 10 00 00 00 01000 00 01 01 10 11011 10 00 00 01 00111 00 01 10 00 11110 10 00 00 10 01001 00 01 10 01 11101 10 00 01 00 00110 00 01 10 10 11111 10 00 01 01 00101 00 10 00 00 00100 10 00 01 10 00111 00 10 00 01 00011 10 00 10 00 01010 00 10 00 10 00101 10 00 10 01 01001 00 10 01 00 00010 10 00 10 10 01011 00 10 01 01 00001 10 01 00 00 00100 00 10 01 10 00011 10 01 00 01 00011 00 10 10 00 00110 10 01 00 10 00101 00 10 10 01 00101 10 01 01 00 00010 00 10 10 10 00111 10 01 01 01 00001 01 00 00 00 11000 10 01 01 10 00011 01 00 00 01 10111 10 01 10 00 00110 01 00 00 10 11001 10 01 10 01 00101 01 00 01 00 10110 10 01 10 10 00111 01 00 01 01 10101 10 10 00 00 01100 01 00 01 10 10111 10 10 00 01 01011 01 00 10 00 11010 10 10 00 10 01101 01 00 10 01 11001 10 10 01 00 01010 01 00 10 10 11011 10 10 01 01 01001 01 01 00 00 10100 10 10 01 10 01011 01 01 00 01 10011 10 10 10 00 01110 01 01 00 10 10101 10 10 10 01 01101 01 01 01 00 10010 10 10 10 10 01111 01 01 01 01 10001

Согласно представленной таблице имеем , где - четырёхразрядное двоичное число, задаваемое двоичными сигналами ( и определяют значения старшего и младшего разрядов соответственно), причем если число D является положительным либо , то , если отрицательным, то и оно представлено в дополнительном коде.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый двоичный вычитатель формирует двоичный код разности двух четырехразрядных двоичных чисел, задаваемых двоичными сигналами, и бит, определяющий её знак, и обладает меньшими по сравнению с прототипом аппаратурными затратами, поскольку содержит на три элемента исключающее ИЛИ и на три элемента И меньше, чем в аппаратурном составе прототипа.

Изобретение относится к области вычислительной технике. Технический результат заключается в уменьшении аппаратных затрат при реализации устройства. Технический результат достигается за счет того, что двоичный вычитатель содержит десять элементов исключающее ИЛИ (1₁, …, 1₁₀) и семь элементов И (2₁, …, 2₇), соединенных между собой специальным образом для обеспечения формирования двоичного кода разности двух четырёхразрядных двоичных чисел, задаваемых двоичными сигналами, а также формирования бита, определяющего её знак. 1 ил.

Двоичный вычитатель, содержащий десять элементов исключающее ИЛИ и семь элементов И, причём первый вход и выход i-го элемента исключающее ИЛИ и выход пятого элемента исключающее ИЛИ соединены соответственно с вторым и первым входами i-го элемента И и вторым выходом двоичного вычитателя, первые входы восьмого и девятого элементов исключающее ИЛИ подключены соответственно к выходам пятого и шестого элементов И, отличающийся тем, что первый вход и выход r-го элемента И и выход четвёртого элемента И соединены соответственно с вторыми входами (r+4)-го и (r+7)-го элементов исключающее ИЛИ и первым входом пятого элемента исключающее ИЛИ, первые входы шестого, седьмого и десятого элементов исключающее ИЛИ подключены соответственно к выходам восьмого, девятого элементов исключающее ИЛИ и седьмого элемента И, а первый, второй входы r-го элемента исключающее ИЛИ и первый, второй входы четвёртого элемента исключающее ИЛИ соединены соответственно с (r+1)-м, (r+5)-м и первым, пятым входами двоичного вычитателя, первый, третий четвёртый и пятый выходы которого подключены соответственно к выходам четвёртого, шестого, седьмого и десятого элементов исключающее ИЛИ.