Двоичный сумматор Советский патент 1983 года по МПК G06F7/50 

(5) ДВОИЧНЫЙ СУММАТОР

Изобретение относится к вычислительной технике и может быть использовано при проектировании сумматоров цифровых вычислительных устройств. . Известны двоичные сумматоры, содержащие семь троичных логических элементов, шины первого и второго слагаемых 0. Данные сумматоры имеют сложную реализацию и невысокое быстродействие . Наиболее близким к предлагаемому по технической сущности и достигаем му результату являetcя двоичный сум матор, содержащий троичные логические г лементы, причем первые входы записи +1 первого и второго троич ных логических элементов соединены с первым входом двоичного сумматорй первый вход записи +1 третьего троичного логического элемента соединен с вторым входом двоичного сум тора, выход первого троичного логического элемента соединен с первым и вторым входами записи 4-1 четвертого троичного логического элемента, выход второго троичного логического элемента соединен с первым входом Записи -1 четвертого троичного лог гического элемента, шина тактового питания соединена с первым входом записи -1 второго троичного логического элемента L 2 3Известный двоичный сумматор имеет сложную реализацию, так как содержит пять троичных логических элементов. Цель изобретения - упрощение сумматора. Указанная цель достигается тем, что в двоичном сумматоре, содержащем троичные логические элементы, причем первые входы запис4 +1 первого и второго троичных логических элементов соединены с первым входом двоичного сумматора, первый вход записи +1 третьего троичного логичеекого элемента соединен с вторым входом двоичного сумматора, выход первого троичного логического элемента соединен с первыми и вторыми входа- ми записи +1 четвертого троичного логического элемента, выход второго троичного логического элемента соединен с первым входом записи -1 четвертого троичного логического элемента, шина тактового питания соединена с первым входом записи -1 второго троичного логического элемента, второй вход записи +1 третьего троичного логического элемента соединен с первым входом двоичного сумматора, второ 1 вход которого соединен с вторыми входами з.апиСи 41 первого и второго троичных логических элементов, выход первого троичного логического элемента соединен с первым входом записи - третьего троичного логического элемента, выход которого соединен с первым входом записи -1 первого я вторым входом записи -1 второго троичньхх логических элементов.

При этом сумматор упрощается на один троичный логический элемент.

Разряд двоичного сумматора выполнен на четырех элементах, каждый из которых выполняет троичные операции, описываемые таблицей. Указанные операции образуют функционально полную систему логических функций и могут быть реализованы, например, на основе ферритовых тро- имных элементов.

На фиг.1 дана функциональная схема двоичного сумматора; на фиг.2 временная диаграмма работы сумматора при сложении двух положительных чисел 3 и 6.

На фиг.1 показаны троичные логические элементы 1-4 двоичного сумматора, шина 5 первого слагаемого и шина 6 второго слагаемого.

Шина 5 первого слагаемого соединена с первыми входами первого, второго и с вторым входом записи +1 третьего троичных элементов Т -3-1Уинд 6 второго слагаемого соединена с втс; рыми входами первого, второго и .с первым входом записи +1 третьего троичных элементов 1-3Выход первого троичного элемента 1 соединен с первым и вторым входами записи + четвертого троичного элемента Ц, формирующего сигнал окончательной суммы С, и с первым входом записи -1 третьего троичного элемента 3, формирующего сигнал окон, чательного. переноса П. Выход третье5 го троичного элемента 3 { шина сигнала переноса) соединен с первым входом первого и с вторым входом записи -1 второго троичных элементов 1 и 2.

Система тактового питания схемы сумматора-трехфазная. При этом каждый следующий разряд слагаемого поступает на вход сумматора через три фазы один.такт передачи информации по

5 троичным элементам (фиг.2).

Тактовым импульсом второй фазы считывается информация с троичных элементов 1 и 2, третьей фазы - с троичных элементов 3 и . Разряды

слагаемого поступают на вход сумматора по шинам 5 и 6 во время тактового импульса первой фазы.

Первая шина тактового питания (.фаза 1 ) соединена с первым входом

1 записи -1 троичного элемента 21 Это означает, что на этот вход во время тактового импульса первой фазы каждого такта подается сигнал, т.е. при отсутствии импульсов на шинах 5 и б троичный элемент 2 является генератором сигналов отрицательной полярности.

Рассмотрим работу сумматор на примере суммирования двух положительных чисел 3 и 6. Первое слагаемое - число 3 в двоичной системе счисления представляется положительными сигналами в.первом и втором разрядах. Второе слагаемое - число 6 представляется отсутствием сигнала в первом разряде и положительными сигналами во втором и третьем разрядах.

Во время тактового импульса первой фазы первого такта положительный сигнал первого разряда первого слагаемого подается на первый вход записи +1 троичных элементов 1 и 2 и на второй вход записи +1 троичного элемента 3, при этом передается сигнал на вход Т троичного элемента 2, импульсом второй фазы считывается информация с троичного элемента 1 и согласно логике работы элемента, записанной в таблице, положительный сигнал с троичного элемента 1 передается на первый вход записи +1 элемента 3 импульсом третьей фазы положительный сигнал с троичного эл мента k выходит из сумматора, образуя первый разряд суммы. Во время тактового импульса перво фазы второго такта положительный сигнал второго разряда первого слагаемого подается на первый вход записи +1 троичных элементов 1 и 2 и на второй вход записи +1 троичного элемента 3, а второго слагаезаписи +1 мого - на второй вход троичных элементов 1 и 2 и на первый вход записи +1 троичного эле мента 3, при этом передается сигнал на вход Т троичного элемента 2, импульсом второй фазы положительный сигнал с троичного элемента 1 передается на первый вход записи +1 троичного элемента k и записи -1 троичного элемента 3, а с троичного элемента 2 - на вход записи -1 троичного элемента , импульсом третьей фазы положительный сигнал с троичного элемента 3 (сигнал переноса передается на первый вход записи, -1 троичного элемента 1 .и на второй вход записи --1 троичного элемент-а 2. Во время тактового импульса nepi вой фазы третьего такта положительный сигнал третьего разряда второго слагаемого подается на второй вход записи +1 троичных элементов 1 и 2 и на первый вход записи +1 троичного элемента 3v ЦРИ этом пере дается сигнал на вход Т троичного эл мента 2, импульсом третьей фазы положительный сигнал с троичного эле-мент 3 ((.сигнал переноса) передаетс напервый вход записи -V троичного 88« элемента 1 и на второй вход записи -1 троичного элемента 2. Во время TaKTOfSoro импульса первой фазы четвертого такта передается сигнал на вход Т троичного элемента 2, импульсом второй фазы отрицательный сигнал с троичного элемента 1 передается на второй вход записи -fV троичного элемента (, импульсом третьей фазы положительный сигнал с троичного элемента i выходит из сумматора, образуя четвертый разряд суммы. Таким образом, цифры соответствующих разрядов суммы появляются на выходе двоичного сумматора спустя две фазы с момента подами их на вход двоичного сумматора. Предлагаемый Двоичный сумматор позволяет также получить алгебраическую сумму положительных и отрицательных чисел, представленных в дополнительном или обратном коде. Выше была рассмотрена работа последовательного двоичного сумматора. При построении параллельного двоичного сумматора выход троичного элемента 3 { шина сигнала nepeHocaj -младшего разряда двоичного сумматора соединяется с первым входом первого и вторым входом записи -1 второго троичных элементов старшего разряда двоичного сумматора, а выход троичного элемента Jt (шина сигнала суммы с одним из входоа двоичного сумматора ( 5 или 6). Использование предлагаемого двоичного сумматора обеспечивает по сравнению с известными техническими решениями упрощение двоичного сумматора

7

1

о

±1 о о

о

±1

о

±1

±1 о

±1

t1

о

1

±1

±1

±1 Формула изобретения Двоичный сумматор, содержащий тро ичные логические элемента, причем пе вые входы записи +1 первого и второго троичных логических элементов соединены с первым входом двоичного сумматора, первый вход записи +1 трЭтьего троичного логического элемента соединенс вторым входом двоичного сумматора, выход первого троичного логического элемента соединен с первыми и вторыми входами записи +1 четвертого троичного логического элемента, выход второго троичного логического элемента соединен с первым входом записи -1 четвертого троичного логического элемента,шина тактового питания соединена с первым входом записи -1 второго троичного логического элемента, .отличающийся тем, что, с целью упрощения двоичного сумматора, второй вход записи +1 третьего

1001086

8 Продолжение табл.

-1 О

Вх.1 Вх.2 Вх.2

о о Вх.1

+ +1 -1 -1 о троичного логического элемента соединен с первым входом двоичного сумматора, второй вход которого соединен с ёторыми входами записи +1 первого и второго троичных логических элементов, выход первого троично го логического элемента соединен с первым входом записи -1 третьего троичного логического элемента,выход которого соединен с первым входом записи -1 первого и вторим входом записи -1 второго троичных элементов. Источники информации, принятые во внимание при экспертизе 1/ Соколов Т.Н., Васильев Ф.А. Ферритовые логические элементы и узлы информационных систем.Л, 1970. с.115-117, рис. 3, 27. 2. ABtopcKOe свидетельство СССР по заявке tf 2980505/l8-2it, кл. G06 F 7/50, 1980. (прототип).