Умножитель частоты следования импульсов Советский патент 1983 года по МПК G06F7/68 

1

Изобретение относится к автоматике и вычислительной технике и может найти применение при обработке информации, представленной частотноимпульсными последовательностями,

Известен умножитель частоты, содержащий генератор тактовых импульсов, делители частоты, счетчики, регистры, преобразователь код-код, сумматоры, триггер, блок сравнения кодов, элементы И и ИЛИ и блок синхронизации D

Недостатком умножителя является пониженная надежность. Наиболее близким к предлагаемому является умножитель частоты следования импульсов, содержащий регистры, первый из которых подкллчен выходом к первому входу блока сравнения кодов, а информационным входом - к выходу первого счетчика ,соединенного входом обнуления с первым входом элемента ИЛИ, первым установочным входом второго счетчика, первым входом первого триггера и с входами обнуления первого и второго делителей частоты, а счетным входом - с выходом первого делителя частоты, подключенного счетным входом к выходу генератора тактовых импульсов и к первому входу первого элемента И, причем второй счетчик соединен выходом с вторым входом блока сравнения кодов, а вто-. рым установочным входом - с первым входом второго элемента И и со счетным входом второго делителя частоты, подключенного выходом к второму входу первого триггера, соединенного выходом с вторым входом второго мента И, подключенного выходом к второму входу элемента ИЛИ, выход которого является выходом умножителя частоты, а первый вход соединен с шиной ввода умножаемой частоты, управляющими входами первого и второго регистров и с входом обнуления третьего регистра, подключенного входом управления записью к выходу блока

сравнения кодов, первому входу второго элемента И и к входу обнуления блока синхронизации, информационым входом - к выходу сумматора, а выходом - к первому входу сумматора соединенного выходом переполнения с информационным входом блока синхронизации , а вторым входом - с выходом второго регистра, подключенного информационным входом к выходу первого делителя частоты, соединенного счетным входом с управляющим входом Слока синхронизации, подключенного выходом к второму входу первого элемента И, выход которого соединен со счетным входом второго счетчика 2 .

Недостатком известного устройств является пониженная надежность функционирования из-за вр зможности сбоя умножителя при скачкообразном уменьшении периода умножаемого сигнала на временной интервал, численно равный или превышающий текущее значение его периода, поделенного на коэффиц иент умножения, из-за нестабильности длительности выходного импульса блока сравнения кодов, что также может приводить к возникновению сбоев в работе, а также из-за наличия такого сложного функционального блока, как сумматор.

Цель изобретения - повышение надежности умножителя частоты.

Поставленная цель достигается тем что в умножитель частоты следования импульсов, содержащий регистры, первый из которых подключен выходом к первому входу блока сравнения кодов, а информационным входом - к выходу первого счетчика, соединенного входом обнуления с первым входом элемента ИЛИ, первым установочным входом второго счетчика, первым входом первого триггера и с входом обнуления первого и второго делителей частоты, а счетным входом - с выходом первого делителя частоты, подключенного счетным входом к выходу генератора тактовых импульсов и к первому ВХОДУ первого элемента И, причем второй счетчик соединен выходом с вторым входом блока сравнения кодов, а вторым установочным входом - с первым входом второго элмента И и со счетным входом второго делителя частоты, подключенного выходом к второму входу первого триггера, соединенного выходом с вторым входом второго элемента И, подключенного выходом к второму входу элемента ИЛИ, выход которого является выходом умножителя частоты, дополнительно введены преобразователь код-код, второй триггер, третий элемент И и блок управления, соединенный первым входом с шиной ввода умножаемой частоты, вторым входом - с выходом генератора тактовых импульсов, счетным входом второго счетчика и с синхронизирующим входом второго триггера, первым выходом --с первым входом элемента ИЛИ, вторым

5 выходом - с входами синхронизации записи первого и второго регистров, третьим выходом - с первым входом третьего элемента И, а четвертым вь.1ходом - с управляющим входом вто0рого регистра, подключенного информационным входом через преобразователь код-код к выходу первого делителя частоты, выходом - к входу управления установкой второго счетчика, а

5 входом синхронизации сдвига - к первому входу второго элемента И и к выходу первого элемента И, соединенного Ьторым входом с выходом второго триггера, подключенного установочным входом к выходу блока сравнения кодов, а информационным входом к шине логической единицы, причем третий элемент И соединен вторым входом с выходом первого триггера, а выходом - с третьим входом элемента ИЛИ.

При это блок управления содержит элементы И, НЕ и регистр сдвига, выполненный на четырех 0-триггерах,. первый из которых соединен информационным входом с первым входом блока управления, управляющим входом с вторым входом блока управления,

5 входом элемента НЕ и с управляющим входом второго б-триггера, а прямым выходом - с первыми входами первого и второго элементов И и с информационным входом третьего -триг0гера, подключенного управляющим входом к выходу элемента НЕ и к управляющему входу четвертого D-триггёра, инверсным выходом - к второму входу первого элемента И, а прямым выхо5дом - к первому входу третьего эле- . мента И и к информационному входу второго О тригг|ёра, соединенного инверсным выходом с вторыми входами второго и третьего элементов И, аг прямым выходом - с первым входом чет вертого элемента И и с информационным входом четвёртого D-триггера, подключенного инверсным выходом к второму входу четвертого элемента И причем выходы первого, второго, третьего, и четвертого элементов И являются соответственно третьим, четвертым, вторым и первым выходами бло ка управления. Кроме того, второй счетчик содержит элементы И, ИЛИ, НЕ и группу триггеров, первый из которых соединен входом обнуления с выходом первого элемента ИЛИ и с входами обнуления остальных триггеров, прямым вы ходом - с первым входом первого элемента И,а инверсным выходом - с первым входом второго элемента И,подклю ченного выходом к первому входу вто,рого элемента ИЛИ,соединенного вторым входом с выходом первого элемента И,а выходом - со счетным входом второго триггера,причем счетный вход каждого последующего триггера подклю чен к прямому выходу предыдущего три гера, а второй вход первого элемента соединен с выходом элемента НЕ, вход которого подключен к второму входу второго элемента И и является входом управления установкой второго счетчи ка, причем входы первого элемента ИЛ являются первым и вторым установочными входами второго счетчика, а счетный вход первого триггера - счет ным входом второго счетчика. На фиг. 1 изображена блок-схема умножителя частоты следования импульсов; на фиг. 2 - функциональная схема блока управления; на фиг. 3 функциональная схема второго счетчика . Умножитель частоты следования импульсов А фиг. 1 ) содержит генератор 1 тактовых импульсов, первый делитель 2 частоты, первый счетчик 3, первый регистр 4, блок 5 сравнения кодов, второй счетчик 6, первый элемент И 7, второй делитель 8 частоты первый триггер 9, элемент ИЛИ 10, второй элемент И 11, второй триггер 12, преобразователь 13 код-код, второй регистр }k, третий элемент И 15 и блок 16 управления. Регистр k подключен выходом к первому входу блока 5 сравнения кодов, а информационным входом - к выходу счетчика 3 соединенного входом обнуления с первым входом элемента ИЛИ 10, первым установочным входом счетчика 6, первым входом триггера 9 и с входами обнуления делителей 2 и 8 частоты , а счетным входом - с выходом делителя 2. Делитель 2 подключен счетным входом к выходу генератора 1 и к первому входу элемента И 7. Сметчик 6 соединен выходом с вторым входом блока 5 сравнения кодов, а вторым установочным входом - с первым входом элемента И 11 и со счетным входом делителя В частоты. Делитель 8 подключен выходом к второму входу триггера 9, соединенного выходом с вторым входом элемента И П, подключенного выходом к второму входу элемента ИЛИ 10, выход которого является выходом умножителя частоты. Блок 16 управления соединен первым входом 17 с шиной ввода умножаемой частоты, вторым входом 18 - с выходом генератора 1, счетным входом счетчика бис синхронизирующим входом триггера 12, первым выходом 19 с первым входом элемента ИШ 10, вторым выходом 20 - с входами синхронизации записи регистров и , третьим выходом 2Т - с первым входом элемента И 15 а четвертым выходом 22 -с управляющим входом регистра Ц, Регистр подключен информационным входом через преобразователь 13 кодкод к выходу делителя 2 частоты, выходом - к входу управления установкой счетчика 6, а входом синхронизаци сдвига - к первому входу элемента И 11 и к выходу элемента И 7. Элемент И 7 соединен вторым входом с выходом триггера 12, подключенного установочным входом к выходу блока 5 сравнения, а информационным входом - к шине логической единицы. Элемент И 15 соединен вторым входом с выходом триггера 9, а выходом - с третьим входом элемента ИЛИ 10. Блок 16 управления может быть реализован, например (фиг. 2), на элементах И 23-26, элементе НЕ 27 регистре 28 сдвига, выполненном на четырех (Рттрйггёрах 29-32, первый иЗ которых соединен информационным входом с первым входом 17 блока 16, yntJaB- ляющим входом - с вторым входом 18 блока 1б, входом элемента НЕ 27 и с управляющим входом второго триггера 30, а прямым выходом - с первыми входами первого и второго элементов И 23 и 2 и с информационным

10

входом третьепо триггера 31 . Триггер 31 подключен управляющим входом к выходу элемента НЕ 27 и к управляющему входу четвертого триггера 32, инверсным выходом - к второму входу элемента И 23, а прямым выходом - к первому входу третьего элемента И 25 и к информационному входу триггера 30, Триггер 30 соединен инверсным выходом с вторыми входами элементов И 24 и 25, а прямым выходом - с первым входом четвертбго элемента 26 и с информационным входом триггера 32, Триггер 32 подключен инверсным выходом к второму входу элемента И 26. Выходы элементов И 23-26 являются соответственно третьим, четвертым, вторым и первым выходами блока 16 управления. Второй счетчик 6 может быть выполнен, например, содержащим (фиг. З) элементы И 33 и 3, элементы ИЛИ 35 и 36, элемент НЕ 37 и группу триггеров 38, первый из которых соединен входом обнуления с выходом первого элемента ИЛИ 35 и с входами обнуления остальных триггеров 38, прямым выходом - с первым входом первого элемента И 33, а инверсным выходом - с первым входом второго элемента И Выход элемента И З подключен к первому входу второго элемента ИЛИ 36, соединенного вторым входом с выходом элемента И 33, а выходом - со счетным входом второго триггера 38, причем счетный вход каждого последующего триггера 38 подключен к прямому выходу предыдущего триггера 38. Второй вход элемента И 33 соединен с выходом элемента НЕ 37, вход которого подключен к второму входу элемента И З и является входом управления установкой счетчика 6, Входы элемента ИЛИ 35 являются первым и вторым установочными входами счетчика 6, а счетный вход первого триггера - счетным входом счетчика 6.

Умножитель работает следующим образом.

Блок 1б управления осуществляет взаимную синхронизацию импульсных последовательностей с частотами fg (входного сигнала) и f.. (генератора 1). По приходу положительного перепада входного сигнала блок 16 вырабатывает на своих выходах четыре импульсных сигнала, служащих для управления работой умножителя. На вто988

ром выходе 20 блока 16 вырабатываются импульсы записи. По спаду этого импульса происходит запись кодов в регистры 14 и 4, на четвертом выходе 22 вырабатываются импульсы, управляющие режимом регистра 14 (запись или сдвиг) ,. на третьем выходе 21 - импульсы, используемые для коррекции выходной последовательности

при резком уменьшении периода входного сигнала, на первом выходе 19 импульсы, проходящие на выход умножителя через элемент ИЛИ 10 и одновременно обнуляющие делители 2 и 8,

J счетчики 3 и 6, триггер 9- По спаду импульса на первом выходе 19 блока 16 делитель 2 частоты и счетчик 3 начинают оцифровку периода выходного сигнала.

Тактовые импульсы с выхода генератора 1 поступают через делитель 2 частоты (с коэффициентом деления К, равным требуемому коэффициенту умно$ жения умножителя) на вход счетчика 3. Спустя промежуток времени, равный периоду Tgx умножаемой частоты, в счетчике 3 и в делителе 2 фиксируются соответственно целая и дробная части от деления количества N импульсов, поступивших на вход делителя 2, на коэффициент К. По окончании первого периода умножаемой частоты результат из делителя 2, преобразованный из двоичного кода в позиционный, переносится в регистр 14, а результат из счетчика 3 непосредственно переносится в регистр 4.

В следующий период счетчик 3 считает аналогично, а результат, записанный в регистре 4, сравнивается посредством блока 5 с текущим значением числа импульсов, сосчитанных счетчиком 6, В момент совпадения кодов и при наличии уровня логической единицы в тактовой последовательности импульсов на выходе блока 5 вырабатывается сигнал уровня логического нуля. Этот сигнал, поступая на установочный вход триггера 12, опрокидывает его, при этом на выходе триггера вырабатывается сигнал логической единицы, который открывает элемент И 7, и на выходе элемента И 7 вырабатывается сигнал уровня логической единицы. Этот сигнал начинает обнулять счетчик 6. Стоит переброситься только одному триггеру счетчика 6, как на выходе блока 5 устанавливается сигнал логической единицы, который приводит триггер 12 в рабочее состояние. Так как на информационный вход триггера подается сигнал логической единицы, а на вход синх ронизации - импульсы генератора 1 , то на выходе триггера сохраняется сигнал логической единицы до того момента, пока не произойдет спад та тового импульса периода Т, т.е. в течение времени на выходе эл мента И 7 будет сигнал логической единицы. Tjj может быть подобрано та ким, чтобы успели опрокинуться все триггеры счетчика 6. Импульс, сформированный на выход элемента И 7, проходит на выход умножителя через элементы И 11 и ИЛИ 10. Если в счетчик 6 при его обнуле нии постоянно записывается код. числ p iBHoro единице, то импульсы на вых де блока 5 де блока 5 появляются через интервал времени К целая часть отношения. В результате на выходе умножителя каждый j-ый импульс появляется с опережением (ошибкой) на время tj .j, где - дробная час отношения. Уменьшение данной ошибки происхо дит следующим образом. Двоичный код AN остатка от деления с выхода де-лителя 2 поступает через преобразователь 13 (двоичного кода в позицио ный) на соответствующие информацион ные входы разрядов регистра 1. Чис ло выходов разрядов преобразователя 13 численно равно (К-1), т.е. числу импульсов блока 5, пропускаемых на выход умножителя в течение периода ВХ первом выходе преобразователя 13 вырабатывается сигнал, предназначенный для управления моментом появления первого импульса блока 5 в начале следующего периода Т. втором выходе - моментом появления второго импульса блока 5 и т.д. Если требуется задержать j-ый импульс блока 5 на время Т, то на J-OM выходе преобразователя 13 вырабатывается сигнал логической единицы, если не требуется задерживать то сигнал логического нуля. Совокупность этих сигналов и образует позиционный код, записываемый в регистр 14, в начале каждого периода входного сигнала. Структура преобразователя 13 полностью определяется требуемой точностью умножителя и коэффициентом умножителя К. При заданных точности и коэффициенте умножения К каждому значению остатка /IN соответствует один или несколько возможных вариантов коррекции появления (К-1) импульсов блока 5 внутри периода Т0;(. Зависимость уровней сигналов на (К-1) выходах преобразователя 13 в зависимости от остатка 4N может быть легко рассчитана и задана таблично, особенно при мапых значениях К. На основании такой таблицы строится преобразователь 13. При простейших методах коррекции преобразователь 13 может быть реализован при помощи монтаменых соединений, в общем случае - при помощи логических элементов типа И-ИЛИ. Максимальная точность умножителя, которая может быть получена при использовании преобразователя двоичного кода в позииионный. оавна +-. зиционныи, равна t В начале каждого периода Тд на выходе регистра 14 установлен сигнал с выхода его первой ячейк-и, определяющий необходимость коррекции первого импульса внутри периода Тд,. Сигнал с выхода регистра 14 поступает на вход управления установкой счетчика 6. Если на выходе регистра 14 сигнал уровня логического нуля, то под действием импульсов сброса, поступающих на первый и второй установочные входы, в счетчике 6 устанавливается код числа единица (2) . При этом очередной интервал между импульсами на выходе блока 5 будет равен ли ие на выходе регистра 14 сигнал уровня логической единицы, то под действием импульсов сброса счетчик 6 обнуляется. При этом очередной интервал между импульсами на выходе блока 5 будет равен (y}fl)T , т.е. происходит задержка выходного импульса умножителя на время TQ. Регистр 14 управляется импульсами блока 16. В начале каждого периода Т, когда на управляющий вход регистра 14 поступает высокий уровень сигнала, регистр 14 работает в режиме записи параллельного кода. В течение оставшейся части периода Т регистр 14 управляется низким уровнем сигнала на входе управления и работает в режиме сдвига, синхронизируется при этом импульсами элемента И 7. В качестве регистра может быт применен универсальный сдвиговый ре гистр из ТЗ+ой серии цифровых интегральных микросхем. По спаду первого импульса элемента И 7 на выходе регистра It устанавливается сигнал с выхода его второй ячейки, определяющий необходимость коррекции второго импульса внутри данного периода Tg. По спаду второго импульса элемента И 7 на выходе регис ра Т устанавливается код его третьей ячейки и т.д. Таким образом, в течение каждого периода Т„ под действием импульсов элемента И 7 на выходе регистра 1 поочередно устанавливается сигнал всех (К-1) ячеек этого регистра. В результате достигается заложенная преобразователем 13 точность умножения в статическом режиме. Для синхронизации и привязки последнего выходного импульса к концу периода умножаемой частоты импульсы с выхода блока 5, сформированные по длительности триггером 12 и элементом И 7, поступают на счетный вход делителя 8 с коэффициентом деления К. Если на счетный вход делителя 8 успело поступить К импульсов, а период умножаемой частоты еще не окончился, то сигнал с выхода делителя закрывает через триггер 9 элемент И 11 и прекращает подачу импульсов на выход умножителя. На третьем выходе блока 16 кажды период Tgx вырабатывает импульс, ко торый можот быть назван предпоследним вь1ходным импульсом периода. Это импульс пропускается на выход умнож теля через элементы И 15 и ИЛИ 10 только в том случае, если к моменту его появления на выходе блока 16 на счетный вход делителя 8 не успело поступить К иглпульсов с выхода элемента И 7- При единичном скачкообразном уменьшении периода Tg на вход делителя 8 до приходаимпульса с третьего выхода не успевает посту пить К импульсов с элемента И 7, поэтому элемент И 15 в этот момент открыт и предпоследний импульс проходит на выход умножителя через эле мент ИЛИ 10. Таким образом,сохраняе ся стабильность коэффициента умноже ния умножителя при скачкообразном Ш ньшении периода Т на величину до -5. Это особенно важно при работе умножителя в составе накапливающего преобразователя информации для датчиков с частотным выходом. Правда при подобных скачках периода нарушается равномерность -следования импульсов выходной последовательности, но равномерность восстанавливается уже в следующем периоде Tgx . Таким образом, предлагаемый умножитель по сравнению с прототипом обладает более высокой надежностью, так как он /юзволяет исключить возможность сбоя при скачкообразном уменьшении периода входного сигнала на величину до . повысить на К дежность работы путем исключения сбоев, вызываемых нестабильной длительностью импульсов сброса счетчика 6, а также за счет исключения комбинационного сумматора. Формула изобретения 1. Умножитель частоты следования импульсов, содержащий регистры, первый из которых подключен выходом к первому входу блока сравнения кодов, а инфйрмационным входом - к выходу первого счетчика, соединенного входом обнуления с первым входом элемента ИЛИ, первым установочным входом второго счетчика, первым входом первого триггера и с входом обнуления первого и второго делителей частоты, а счетным входом - с выходом первого делителя частоты, подключенного счетным входом к выходу генератора тактовых импульсов и к первому входу первого элемента И, причем второй счетчик соединен выходом с вторым входом блока сравнения кодов, а вторым установочным входом - с первым входом второго элемента И и со счетным входом второго делителя частоты, подключенного выходом к второму входу первого триггера, соединенного выходом с вторым входом второго элемента И, подключенного выходом к второму входу элемента ИЛИ, выход которого является выходом умножителя частоты, отличающийся тем, что, с целью повышения надежности умножителя частоты, в него дополнительно введены преобразователь код-код, второй триггер, третий элемент И и блок управления, соединенныи первым входом с шиной ввода умножаемой частоты, вторым входом - с выходом генератора тактовых импул1 сов, счетным входом второго счетчика и с синхронизирующим входом второго триггера, первым выходом - с первым входом элемента ИЛИ, вторым выходом - с входами синхронизации записи первого и второго регистров, третьим выходом - с первым входом третьего элемента И, а четвертым выходом - с управляющим входом второго Регистра, подключенного информационным входом через преобразователь код-код к выходу первого делителя частоты, выходом - к входу управления установкой второго счетчика, а входом синхронизации сдвига - к первому входу второ го элемента И и к выходу первого элемента И, соединенного вторым входом с выходом второго триггера, подключенного установочным входом к выходу блока сравнения кодов, а информационным входом - к шине логической единицы, причем третий элемент И сое динен вторым входом с выходом первого триггера, а выходом - с третьим входом элемента ИЛИ. 2, Умножитель по п. 1, о т л и чающийся тем, что блок управления содержит элементы И, НЕ и регистр сдвига, выполненный на четырех О-триггерах, первый из которых соединен информационным входом с первым входом блока управления, управляющим входом - с вторым входом блока управления, входом элемента НЕ и с управляющим входом второго . D-триггера, а прямым выходом - с пер выми входами первого и второго элементов И 1 с информационным входом третьего 0-т()иггера, подключенного управляющим входом к выходу элемента НЕ и к управляющему входу четвертого D-триггера, инверсным выходом к второму входу первого элемента И, а прямым выходом - к первому входу третьего элемента И и к информационному входу второго D-триггера, соединенного инверсным выходом с вторыми входами второго и третьего элементов И, а прямым выходом - с первым входом четвертого элемента И и с информационным входом четвертого D-триггера, подключенного инверсным выходом к второму входу четвертого элемента И, причем выходы первого, второго, третьего и четвертого элементов И являются соответственно третьим, четвертым, вторым и первым выходами блока управления. 3- Умножитель по п. 1, отличающийся тем, что второй счетчик содержит элементы И, ИЛИ НЕ и группу триггеров, первый из которых соединен входом обнуления с выходом первого элемента ИЛИ и с входами обнуления остальных триггеров, прямым выходом - с первым входом первого элемента И, а инвepc ftlм выходом - с первым входом второго элемента И, подключенного выходом к первому входу второго элемента ИЛИ, соединенного вторым входом с выходом первого элемента И, а выходом - со счетным входом второго триггера, причем счетный вход каждого последующего триггера подключен к прямому выходу предыдущего триггера, а второй вход первого элемента И соединен с выходом элемента НЕ, вход которого подключен к второму входу второго элемента И и является входом управления установкой второго счетчика, причем входы первого элемента ИЛИ являются первым и вторым установочными входами второго счетчика, а счетный вход первого триггера - счетным входом второго счетчика. Источники информации, принятые во внимание при экспертизе 1, Авторское свидетельство СССР по заявке ff2985 84/18-2, кл. G 06 F 7/68, 1980. 2. Авторское свидетельство СССР fP 8263 3, кл. G Об F 7/52, 1979 (прототип).

7

fU

:з S

«d

fn

13

20

фиг. г

Cvem

X

i

Serrtefftffff.

35

Уетамое.

j/ ffKififve

Зв

Зв

38

1puf3