УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ПЕРИОДИЧЕСКИХ ИМПУЛЬСОВ Советский патент 1981 года по МПК G06F7/52 

Изобретение относится к автоматик и вычислительной технике и может ть использовано при обработке ийформации, представленной в виде периодических частотно-импульсных последовательностей . Известен умножитель частоты, содержащий блок управления, генератор тактовых импульсов, делитель частоты, счетчик, регистр, сумматор, блок сравнения, элементы И и ИЛИ, триггер и элемент задержки 1 J. Известен также умножитель частоты, держащий формирователь импульсов, блок управления, генератор тактовых импульсов, делитель частоты, счетчики, регистр, элемент И и ИЛИ, ключ и одновибратор 2. Недостатком этих устройств является отсутсгвие привязки выходных импульсов импульсами умножаемой частоты. Наиболее близким к предлагаемому является умножитель следования периодических импульсов, сддержащий генератор тактовых импульсов, подключенный выходом к счетному входу первого делителя частоты, соединенного выходом со счетным входом первого счетчика, выход которого подключен к ии рмационному входу первого регистра, соединенного выходом с первым входом блока сравнения кодов, подключенного вторым входом к выходу второго счетчика, а выходом к первому входу обнуления второго счетчика, первому входу первого элемента И и к счетному входу второго делителя частоты, соединенного выходом с первым входом триггера, подключенного выходом к втор&му входу первого элемента И, выход которого соединен с первым входом элемента ИЛИ, подключенного выходом к вькодной шине умножителя, причем второй вход элемента ШШ, второй вход триггера, управляющий вход первого регистра, второй вход обнуления второго счетчика и входы обнуления первого счетчика и делителей частоты соединены с шиной ввода умножаемой частоты, а счетный вход второго счет чика подключен к выходу генератора тактовых импульсов З . Недостатком этого устройства является пониженная точность умножения , обусловленная неравномерностью следования выходнь1Х импульсов умноженной частоты. Цель изобретения - повышение точности умножения. Поставленная цель достигается тем, что умножитель частоты следования периодических импульсов, содержа щий Генератор тактовых импульсов, подключенный выходом к счетному входу первого делителя частоты, соедине ного выходом со счетным входом первого счетчика, выход которого подклю чен к информационному входу первого регистра, соединенного выходом с пер вым входом блока сравнения кодов, подключенного вторым входом к выходу второго счетчика, а выходом - к первому входу обнуления второго счетчика, первому ВХОДУ первого элемента И и к счетному входу второго делителя частоты, соединенного выходом с первым входом триггера, подключенного выходом к второму входу первого элемента И, выход которого соединен с первым входом элемента ИЛИ, подключеиного выходом к выходной шине умножителя, .причем второй вход элемента ИЛИ, второй вход триггера, управляющий вход первого регистра, второй вход обнуления второго счетчика - входы обнуления первого счетчика и делителей частоты соединены с шиной ввода умножаемой частоты, введет. блок синхронизации, сумматор, второй и третий регистры и второй элемент И, подключенный выходом к счетному входу второго счетчика, первым входом - к выходу генератора тактовых импульсов, а вторь;м входом - к выходу блока синхронизации, управляющий вход которого соединен с выходом генератора тактовых импульсов, вход об нуления - с выходом блока сравнения кодов, а информационный вход - с выходом старшего разряда сумматора, подключенного первым и вторым входам и к информационным выходам второго и третьего регистров соответственно, а выходами остальных разрядов - к информационному входу третьего регистра, управляющий вход которого соединен с выходом блока сравнения кодов, причем информационный вход второго регистра подключен к кодовому выходу первого управляемого делителя частоты, а управляющий вход второго регистра и вход обнуления третьего регистра соединены с шиной ввода умножаемой частоты. На чертеже изображена блок-схема умножителя частоты следования периодических импульсов. Умножитель содержит генератор 1 тактовых импульсов, подключенный выходом к счетному входу первого делителя 2 частоты, выход делителя 2 соединен со счетным входом первого счетчика 3, выход которого подключен к информационному входу первого регистра 4, выход регистра 4 соединен с первым входом блока 5 сравнения кодов . Блок 5 подключен вторым входом к выходу второго счетчика 6, а выходом - к первому входу обнуления счетчика 6, первому входу первого элемента И 7 и к счетному входу второго делителя 8 частоты. Выход делителя 8 соединен с первым входом триггера 9, подключенного выходом к второму входу элемента И 7. Выход элемента И 7 соединен с первым входом элемента ИЛИ 10, выход которого подключен к выходной шине умножителя. Второй элемент И 11 подключен выходом к счетному входу счетчика 6, первым в.ходом - к выходу генератора 1, а вторым входом - к выходу блока 12 синхронизации. Блок 12 соединен управляющим входом с выходом генератора I, входом обнуления - с выходом блока 5, а информационным входомс выходом старшего разряда сумматора 13. Сумматор 13 подключен первым и вторым входами к выходам второго и третьего регистров 14 и 15 соответственно, авыходами остальных разрядов - к информационному входу регистра 15. Управляющий вход регистра 15 соединен с выходом блока 5. Информационный вход регистра 14 подключен к первому выходу делителя 2. Входы обнуления счетчика 3, делителей 2 и 8 и регистра 15, второй вход обнуления счетчика 6, управлякедие входы регистров 4 и 14, второй вход триггера 9 и второй вход элемента 58 ИЛИ 10 соединен с шиной 16 ввода умножаемой частоты. Умножитель частоты работает следующим образом. Токовые импульсы периода Т с выхода генератора 1 поступают через делитель 2 с коэффициентом деления К, равным требуемому коэффициенту умножения умножителя, на вход счетчика 3. Спустя промежуток времени, равный периоду Т-. умножаемой частоты, в счетчике 3 и в делителе 2 будут зафиксированы соответственно целая и дробная части от деления количества импульсов, поступивших на вход делителя 2, на .коэффициент К. По окончанию первого периода умножаемой частоты, эти результаты соответственно переносятся из делителя 2 в регистр 14, а из счетчика 3 в регистр 4. В этот же момент обнуляются регистр 15 и счетчик 6. Во второй период счетчик 3 считает аналогично, а результат, записанный в регистре 4, сравнивается посре ством блока 5 с текущим значением числа импульсов, сосчитанных счетчиком 6. В момент совпадения кодов на входах блока 5, на его выходе формир ется импульс , который срабатывает счетчик 6 и через элементы И 7 и ИЛИ 10 проходит на выходную шину умножения . Если при этом элемент И 11 открыт в течение всего периода умножаемой частоты, то импульсы на выходе блока 5 появляются через интервалы времени д t о 1Де целая часть отношения. Б результате на выходной шине устройства каждый i-ый импульс появляется с опережением (ошибкой) на время t; , где , lt} - т t J дробная часть отношения. Уменьшение данной ошибки при ра:боте устройства происходит следующим образом. Код ЛМ остатка от деления/ на К с выхода регистра 14 поступает на первый вход сумматора 13. По приходу первого импульса с выхода блока 5 этот код с сумматора I3 переписыБается в регистр 15, не выхода регистра 15 подается на второй вход сумматора 13. Таким образом.в течение периода умножаемой частоты сумматором 13 производится сложение кодов остатков, причем результат увели чивается на N с приходом каждого импульса с выхода блока 5. Если текущее значение суммы остатков превышает число К, то на выходе старшегоразряда сумматора I3 формируется сигнал логической единицы. Этот сигнал с выхода сумматора 13 поступает на информационный вход блока 12, приведенного в исходное состояние импульсом с блока 5 и управляемый импульсами генератора 1. Блок 12 вырабатывает импульс длительностью Тд, который закрывает на время Т элемент И 11, запрещая прохождение на вход счетчика 6 одного импульса с выхода генератора I, В результате импульсы с выхода блока 5 могут появляться с опережением не более , чем на Т. Для синхронизации и привязки последнего выходного импульса к концу периода умножаемой частоты импульсы с выхода блока 5 поступают на счетный вход делителя 8 на коэффициент К. Если на счетный вход делителя 8 успевает поступить К импульсов, а период умножаемой частоты ещ1е не оканчивается, то сигнал с выхода делителя 8 закрывает через триггер 9 элемент И 7 и прекращает подачу импульсов на выходную шину умножителя. Таким образом, предлагаемое устройство позволяет по сравнению с известным уменьшить неравномерность следования выходных импульсов и повысить точность умножения. Формула изобретения Умножитель частоты следования периодических импульсов, содержащий генератор тактовых импульсов, подключенный выходом к счетному входу перйого делителя частоты, соединенного выходом со счетнь входом первого счетчика, выход которого подключен к информационному входу первого регистра, соединенного выходом с перВ1Д4 входом блока сравнения кодов, подклоченного вторым входом к выходу второго счетчика, а шлходом к первому входу обнуления второго счетчика, перв(жу входу первого элемента И и к счетному входу второго делителя частоты, соединенного выходо - с первым входом триггера, подключенного выходом к второму входу первого элемента И, выход которого соедин.ен с первым входом элемента ИЛИ, подключенного выходом к выходной шине умножителя, причем второй вход элемента ИЛИ, второй вход триггера, управляющий вход первого регистра,

второй вход обнуления второго счетчика и входы обнуления первого счетчика и делителей частоты соединены с шиной ввода умножаемой частоты, отличающийся тем, что, с целью повьшения точности умножения в него введены блок синхронизации, сумматор, второй и третий регистры и второй элемент И, подключенный выходом к счетному входу второго счетчика, первым входом - к выходу генератора тактовых импульсов, а вторым входом - к выходу блока синхрониэа-. ции, управляющий вход которого соединен с выходом ген ератора тактовых импульсов, вход обнуления - с выходом блока сравнения кодов, а информациониьй вход - с выходом старшего разряда сумматора, подключенного первым и вторым входами к инфор лационным выходам второгои третьего регистров соответственно, а выходами остальнь1х разрядов - к информационному входу третьего регистра, управляющий вход которого со,единен с выходом блока сравнения кодов, причем информационный вход второго регистра подключен к кодовому выходу первого управляемого делителя частоты, а управлякнций вход второго регистра и вход обнуления третьего регистра соединены с шиной ввода умножаемой частоты.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 570064, кл. G 06 G 7/16, 1976.

2.Авторское свидетельство СССР № 576658, кл. Н 03 К 5/01, 1976.

3.Авторское свидетельство СССР

№ 498624, кл. G 06 F 7/39, 1970 (пртотип) .