Анализатор спектра Советский патент 1983 года по МПК G01R23/00 

Изобретение относится к измерительной технике и предназначено для измерения частот многокомпонентных сигналов цифровым методом.

По основному авт. св. № 669295. известно устройство, которое содер- . жит квантователь сигнала, блоки умножения, блок задержки, счетчики, постоянное запоминакидее устройство, арифметический блок, дешифратор, регистр числа, коммутаторы записи и считывания, блок управления элементов И и ИЛИ, в котором анализ спектра производится с помощью метода быстрого преобразования Фурье i (БПФ) 13.

Недостаток устройства - низкая точность измерения частоты гармонических составляющих сигнала из-за определения спектра лишь для дискретных значений частоты. При этом погрешность измерения частоты равна половине шага по частоте БПФ сигнала.

Целью изобретения является повышение точности измерения частоты гармонических составляющих сигналов.

Поставленная цель достигается тем, что устройство, содержащее регистр числа, квантователь сигнала.

первый вход которого является входом анализатора, а выход подключен к первым входам блоков умножения знаков сигналов, вторые входы которых подключены к соответствующим выходам блока задержки, вход которого соединен с выходом квантователя, блок управления, четыре выхода которого соответственно подключены к управляюtoщим входам квантователя, счетчика адресов, постоянного запоминающего устройства и к первому входу арифметического блока, второй вход которого соединен с )Выходом постоянно15го запоминающего устройства, выходы блоков умножения знаков сигналов подключены к входам соответствующих счетчиков, каждый разрядный вход которых соединен с выходом соответст20вующего элемента И записи, а каждый разрядный выход счетчика подключен к первому входу соответствующего элемента И считывания, вторые входы элементов и считывания и первые вхо25ды элементов И записи подключены к соответствукяцему выходу дешифратора, входы дешифратора соединены р соответствукяцими выходами счетчика адресов, выходы элементов И счи30тывания каждого счетчика объеданены и подключены к соответствующему входу элемента ИЛИ, четыре элемента И и коммутаторы записи и считывания, входы которых подключены соо ветственно к четвертому и пятому выходам блока управления, выходы коммутатора записи соединены соот;ветственно с первыми входами первог и второго элементов И, второй вход первого элемента И подключен к выходу арифметического блока, а вто рой вход второго элемента И подключен к выходу элемента ИЛИ, выходы первого и второго элементов И соеди нены соответственно с первыми и вто рыми входами разрядов регистра числ выходы которого объединены и подключены к первым входам третьего и чет вертого элементов И, вторые входы ко торых подключены соответственно к .первому и второму выходам коммутато .считывания, выход третьего элемента И соединен с вторыми входами элерлентов И записи, а выход четвертого элемента И подключен к третьему входу арифметического блока, снабжено дополнительно двумя сдвиговыми регистрами на три числа, подключенными к выходам анализатора двумя блоками сравнения кодов, пятью элементами И, двумя элементами ИЛИ, дв мя умножителями, двумя сумматорами и делителем, причем второй выход пе вого регистра соединен с первыми вх дами второго блока сравнения кодов, первоТо сумматора и первого умножителя, второй выход второго регистра соединен с вторым входом первого умножителя, а первый и третий выходы обоих регистров соединены с первыми входами четырех элементов И, вторые входы первого и третьего элементов |И соединены с первым выходом первого блока сравнения кодов, входы которо го соединены с первым и третьим выходами первого регистра, а вторые входы второго и четвертого элементов И соединены с вторым выходом пер вого блока сравнения кодов, выходы первого и второго элеме|Нтов И соединены через первый эле1мент ИЛИ с вторым входом второго блока сравнения кодов, с вторым входом первого ; сумматора и первым входом второго умножителя, второй вход которого соединен через второй элемент ИЛИ с выходами третьего и четвертого элементов И, а выход второго умножителя соединен с вторым сумматором, первый вход которого соединен с выходом первого умножителя, выходы обоих умножителей соединены с двумя входами второго сумматора, а выходы сумматоров соединены с двумя входами делителя, выход которого соединен с пятым элементом И, второй вход которого соединен с выходом второго с5лока сравнения кодов, а выход с блоком памяти. На чертеже представлена структурная схема устройства. Устройство содержит анализатор 1, на вход которого подается анализируемый сигнал, сдвиговые регистры 2 и 3, второй блок 4 сравнения кодов, первый сумматор 5, первый умножитель б, первый, второй, третий и четвертый элементы И 7-10, -первый блок 11 сравнения кодов, первый элемент ИЛИ 12, второй умножитель 13, второй элемент ИЛИ 14, второй сумматор 15, блок 16 памяти, делитель 17 и пятый элемент И 18. Устройство работает следующим образом. Исследуемый сигнал поступает на вход анализатора 1, выполняющего быстрое преобразование Фурье (БПФ). Наличие гармонических составляющих в исследуемом сигнале приводит к появлению в спектре узких всплесков (максимумов ) в окрестности частот гармонических составляющих. За счет выполнений преобразования Фурье для дискретных значени-й частоты возникает погрешность измерения частоты, максимальное значение которой равно половине шага по частоте. Чтобы устранить погрешность измерения частоты, обусловленную дискретностью преобразования Фурье, необходимо в каждом локальном максимуме, спектра сигнала выделить две наибольшие соседние выборки спектра Z и соответствующие им частоты. Для этого коды чисел, представляющие значения коэффициентов ряда Фурье (выборки спектра), подсчитанные в результате реализации алгоритма БПФ, йдновременно поступают в первый сдвиговый регистр 2, а коды их адреса, соответствующие в заданном масштабе частотам, поступают параллельно во.второй сдвиговый регистр 3. Каждый сдвиговый регистр хранит одновременно коды трех чисел. Из этих чисел с помощью двух блоков 4 и 11 сравнения кодов и четырех элементов И 7-10 выделяют два соседних максимальных числа и соответствующие им адреса, по мере их поступления. В первом блоке 11 сравнения кодов сравниваются коды первого и третьего чисел, записанные в регистре 2. При этом может быть два случая: 1) если код третьего числа, записанный в регистре 2, больше первого, т.е. выборка спектра , то ма nepBON выходе блока 11 сравнения кодов появится сигнал разрешения перезаписи кода третьего числа Zj с выхода регистра 2 через первый элемент И 7 и элемент ИЛИ 12 в сумматор 5 и умножитель 13;

2 ) если код третьего числа, записанного в регистре 2, меньше первого т.е. выборка спектра , то на втором выходе блока 11 сравнения кодов появится сигнал разрешения перезаписи кода первого числа Z с выхода регистра 2 через второй элемент И 8 и элемент ИЛИ 12 в сумматор 5 и умножитель 13.

Одновременно с перезаписью кодов чисел Z и Zj через элемент ИЛИ 14 записываются коды адреса, соответствующие каждому из чисел Z и Zg, поступаюише через элементы И 9 и 10 с сдвигового регистра 3 в умножитель 13, причем разрешение на прохождение в умножитель 13 кода адреса числа Z или Zj поступает от блока 11 сравнения кодов.

В умножитель 6 поступает каждый раз второе число, записанное в регистре 2, т.е. значение выборки спектра 1 и код адреса, соответствующий этому отсчету с регистра 3.

Выходные сигналы (коды) с умножителей б и 13 поступают в сумматор 15. Полученный в результате суммирования код числа с выхода сумматора 15 поступает в делитель 17, где он делится на код числа, поступающий с выхода сумматора 5, который образуется путем суммирования кодов числа, соответствующих значениям выделенных выборок (Z и Z 2 или

2 3

Полученный в результате деления

код числа в делителе 17 в выбранном масштабе является измеренным значением частоты соответствующей гармоники, но только в том случае, если код второго числа 2 был максимальным, что определяется путем сравнения кода с выхода элемента ИЛИ 12 и код с выхода сдвигового регистра 2 в блоке 4 сравнения кодов. Если код Zj был наибольшим среди кодов Z, Z и Zj, то на выходе блока 4 сравнения кодов появится сигнал, разрешающий перезапись кода с выхода делтеля 17 в блок 16 памяти, в котором хранятся результаты измерений.

Таким образом, данное устройство может быть использовано для точного (измерения частоты многокомпонентных сигналов цифровым методом, так как позволяет исключить погрешность .измерения частот гармонических.состляющих сигнала, обусловленную тем, что при выполнении дискретного преобразования Фурье спектр сигнала измеряется не непрерывно, а для дискретной последовательности частотЭксперименты, проведенные с помощью моделирования на ЭВМ М-222 показали, что устройство обеспечивает определение спектральных составляющих сигнала длительностью с с погрешностью не более tQ,01 Гц, в то время как при измерении без предлагаемого усовершенствования максимальная погрешность измерения частоты составляет 0,5 Гц.

Формула изобретения

Анализатор спектра по авт. св. 669295, отличающийс я тем, что, с целью повышения точности измерения, оно снабжено двумя сдвиговыми регистрами на три числа, подключенными к выходам анализатора двумя блоками сравнения кодов, пятью элементами И, двумя элементами ИЛИ, двумя умножителями , двумя сумматорами и делителем, причем второй выход первого регистра соединен с первыми входами второго блока сравнения кодов, первого сумматора и первого умножителя, второй выход второго регистра соединен с вторым входом первого умножителя, а первый и третий выходы обоих регистров соединены с первыми входами четырех элементов И, вторяле входы первого и третьего элементов И соединены с первым выходом первого блока сравнения кодов, входы которого соединены с первым и третьим выходами первого регистра, а вторые входы второго и четвертого элементов И соединены с вторым-выходом первого блока сравнения кодов, выходы первого и второго элементов И соединены через первый элемент ИЛИ с вторым входом второго блока сравнения кодов, с вторым входом первого сумматора и первым входом второго умножителя, второй вход которого соединен через второй элемент ИЛИ с выходами третьего и четвертого элементов И, а выход второго умножителя соединен с вторым сумматором, первый вход которого соединен с выходом первого умножителя, выходы обоих умножителей соединены с входами второго сумматора, а выходы сумматоров .соединены с двумя входами делителя, выход которого соединен с пятым элементом И, второй вход которого соединен с выходом второго блока сравнения кодов, а выход - с блоком памти.

. Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР 669295, кл. G 01 R 23/00, 1978.

1

f

f f

f f

и

(

y чГ

/«