Аналоговое запоминающее устройство Советский патент 1983 года по МПК G11C27/00 

(5) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано для запоминания аналоговой информации. Известно аналоговое запоминающее устройство,, содержащее два накопителя информации., один для грубого приближения, другой для точ.ного, сумматор и вычитатель, причем вход уменьшаемого вычитателя соединен с источником вход ного сигнала, вход вычитаемого - с входом, накопителя грубого приближения, а выход вычитателя - с накопителем точного приближения, выходы накопителей присоединены к сумматору, выход которого является выходом устройства, а вход накопителя грубого приближения соединен с источником входного сигнала р . Однако известное устройство, обладая высоким быстродействием при записи и при считывании, не обеспечивает точности при хранении информации поскольку ошибка, возникающая при хранении информации (из-за медленного изменения состояния носителя информации, изменения внешних условия и т.д.) определяется накопителем грубого приближения и не корректируется. Наиболее близким к предлагаемому по технической сущности является аналоговое запоминающее устройство, содержащее два накопителя, аналоговой информации, один для хранения грубого приближения, другой - точного, сумматор и вычитатель, причем выход последнего соединен с входом накопителя точного приближения, выход которого, в свою очередь,, соединен с одним из входов сумматора, в которое введены аналоговый коммутатор, блок подбора цифрового эквивалента и цифроаналоговый преобразователь, при этом один вход аналогового коммутатора присоединен к источнику запоминаемого сигнала, а другой вход - к выходу накопителя грубого приближения, а выход аналогового коммутатора присоединен Квходу уменьшаемого вычитателя, к входу вымитаемого которого присоединен выход цифроаналогового преобрг зователя, соединенный также с другим входом сумматора и входом накопителя грубого приближения, тогда как вход вычитателя соединен последовательно с блоком подбора цифрового эквивален та и цифроаналогового преобразователя 2. .. Известное устройство обладает недостаточно высокой точностью хранения информации, поскольку аналоговая величина, хранимая в накопителе груб го приближения, может иметь значение близкое к значению очередной дискреты аифроаналогового преобразователя. 6 режиме хранения может возникнут ошибка из-за медленного, изменения со стояния носителя информации, из-за и менения внешних условий и т.д. Если знак ошибки таков, что изменение информации направлено в сторон ближайшей дискреты ЦАП, то в режиме считывания информация будет отличать ся от записываемой на величину дискреты канала грубого приближения, чГ означает разрушение записываемой информации, так как ошибка равна динамическому диапазону накопителя точно го приближения. Цель изобретения - повышение точности устройства. Поставленная цель достигается тем, что в аналоговом запоминающем устройстве, содержащем первый блок памяти, первый вход кото рого соединен с выходом блока вычитателя, второй вход первого блока памяти соединен с первым выходом бло ка управления, выход первого блока памяти соединен с первым входом сумматора, второй вход которого соединен с выходом цифроаналогового преобразователя,- выход сумматора является выходом устройства, блок формирования адреса, входы которого соединены соответственно с выходом блока вычитания и с вторым выходом блока управления, второй блок памяти, первый вход которого соединен с третьим выходом блока управления, четвертый выход которого соединен с первым входом коммутатора,второй вход которого соеди нен с выходом второго блока памяти, выход коммутатора соединен с входом цифроаналогового преобразователя, выход которого соединен с первым вхо дом блока вычитания, второй вход вычитателя является входом устройства, выход блока формирования адреса соединен с вторым входом второго памяти и с вторым входом коммутатора. На чертеже изображена функциональная схема устройства. Схема содержит блок 1 формирования адреса, блоки 2 и 3 памяти, цифроаналоговый преобразователь , сумматор 5, коммутатор 6, блок 7 вычитания и блок 8 управления. Устройство функционирует следующим образом. В режиме записи на вход устройства поступает сигнал на вход блока 7, который вместе с блоком 1 формирования адреса,коммутатором 6 и цифроаналоговым преобразователем 4 образуют вместе схему аналого-дискретного преобразования. Из выходного сигнала блока 7 в блоке 1 формируется кодовый сигнал. Аналоговый сигнал, соответствующий этому кодовому сигнал) вырабатывается преобразователем k и сравнивается с сигналом на блоке 7. Величина сигнала на выходе блока 7 при этом не будет превышать одной дискреты цифроаналогового преобразователя . Таким образом, в результате преобразования сигнал записи разделяется на два: Ua - дискретизированный аналоговый сигнал на выходе цифроаналогового преобразователя + соответствующий ближайшему цифровому приближению записи; У.,- аналоговый сигнал на выходе блока 7 вычитания. Эти сигналы записываются каждый 8 свой накопитель, дискретизированный сигнал - в блок 3 памяти, сигнал вычитания - в блок 2 памяти. На этом процесс записи заканчивается. В режиме хранения на блок 2 памяти никаких сигналов не поступает и занесенная информация хранится необходимое время. При этом никаких изменений информации в блоке 3 памяти не происходит, тогда как в накопителе грубого приближения известного устройства под воздействием случай.-, ных факторов аналоговая информация может измениться так, что при считывании на циФроаналоговый преобразователь (ЦАП подается код, отличающийся на единицу младшего разряда, что эквивалентно разрушению информации. Некоторое изменение информации может произойти в накопителе 5,1 точного приближения под воздействием факторов, и процессов, свойственных самому накопителю. В режиме считывания под воздейст вием управляющего сигнала происходит считывание информации из блока 3 памяти. Считанная информация через коммутатор 6 подается на преобразователь , затем на один из входов сумматора 5, на другой вход которого подается выходной сигнал бло ка 2 памяти. Выходной сигнал из сун матора 5 повторяет сигнал записи с ошибкой только Рлока 2. памяти. U.J; из+ Ub±AUb 11,1 УЬОшибка хранения в блоке 2 памяти яв ляется величиной второго порядка ма лости, так как весь сигнал блока 2 памяти не превышает дискреты сигнала блока 3 памяти. Предлагаемое устройство схемно может быть выполнено следующим образом. Выполнение коммутатора 6 осущест вляется на логических микросхемах любой цифровой серии, выполняющих о рацию конъюнкции и дизъюнкции. в качестве блока 3 памяти могут быть использованы микросхема памяти 133, 185. 527, 176 серий. Блок 1 формирования адреса предназначен для выработки кода, пропор ционального входному сигналу, и хра нения этого кода до конца цифроанал гового преобразования. В состав бло ка 1.входят сдвигающий регистр, запоминающий регистр с входной логико и схема сравнения входного -аналогового сигнала с сигналом на выходе цифроаналогового преобразователя. Р рядность регистров определяется исходя из тре ;уемой точности преобразования. Блок 7 вычитания представляет собой операционный усилитель постоя ного тока (УПТ)с инвертирующим и не инвертирующим входами. В качестве конкретного УПТ для реализации вычитателя могут быть использованы ми росхемы ,. 153, З серий и други В качестве блока 2 памяти может быть использовано любое аналоговое ЗУ. 74 Таким образом, предлагаемое устройство обладает повышенной точностью хранения информации и может обеспечить малую погрешность запоминания информации без предъявления повышенных требований к блокам памяти. Формула изобретения Аналоговое запоминающее устройство, содержащее первый блок памяти, первый вход которого соединен с выходом блока вычитания ж второй вход первого блока памяти соединен с первым выходом блока управления, выход первого блока памяти соединен с первым входом сумматора, второй вход которого соединен с выходом цифроаналогового преобразователя, выход сумматора является выходом устройства, блок формирования адреса, входы которого соединены соответственно с выходом блока вычитания и с вторым выходом блока управления, второй блок памяти, первый вход кочорого соединен с третьим выходом блока управления, четвертый выход которого соединен с первым входом коммутатора, второй вход которого соединен с выходок второго блока памяти, отличающееся тем, что, с целью повышения точности устройства, выход коммутатора соединен с входом цифроаналогового преобразователя ,. выход которого соединен с первым входом блока вычитания, второй вход последнего является входом устройства, выход блока формирования адреса соединен с вторым входом второго блока памяти и с вторым «ходом коммутатора. Источники информации, принятые во внимание при экспертизе 1.Реализация многозначных структур автоматики. Под ред. М.А.Ракова. Киев, Наукова думка, 1976, с. 229-230. 2.Авторское свидетельство СССР по заявке № 3223873/2, кл. СП С 27/00, 22.12.80