каждом блоке k, распределитель 5 им пульсов, регистр 6 памяти, информационные входы которого соединены с информационными входами счетчиков 2 и с- информационными шинами 7,, шину 8 синхронизации, входные шины 9, выходные шины 10, шину 11 записи, дополнительные m блоков 12, каждый из которых содержит k релейных элем тов 4, сдвиговый регистр 13 и генератор 14 импульсов. Количество блоков 1 и 12 определ ется функциональным назыачением мног канЪльного коммутатора. При исполь ован 1и его для диагностики и контроля электронных устройств и контроля монтажных структур достаточно ,двух блоков 1 и одного блока 12. При использовании многоканального коммутатора для измерений с по дачей испытательных сигналов количес во блоков I и 12 зависит от количества испытательных сигналов, одновремен но подаваемых на объект контроля. Коммутатор работает следующим об разом. В блоках 1 может быть включен то лько один релейный элемент 4 из k, а в блоках 12 - любое количество ре лейных элементов 4 в любом сочетании. Для этого необходимо 8 этапов работы. 1этап. Подготовка числа О, ко торое необходимо записать в сдвиговый регистр 13, например I раз. По сигналу Запись, поступающему с шины 11, записывается закоди рованное число в регистр б памяти. Эта информация через распределитель 5 поступает на вход сдвигового регистра 13, таким образом выставляет ся логический О, подготавливается прохождение синхросигнала с шины 8 на вход генератора 14 импульсов. 2.этап. Запись логических О в сдвиговый регистр 13. На ишнах 7 выставляется число, равное 1, которое по синхросигналу с шины 8, проходяшему через распределитель 5, поступает в генератор 1 импульсов. Генератор 14 импульсов формирует серию импульсов, равную 1, и подает их на синхровход сдвиго вого регистра 13. Таким образом, в сдвиговом регистре 13 записывается I логических О. 3этап. Подготовка числа 1, ко торое необходимо записать в сдвиговый регистр 13 I раз. Этот этап аналогичен 1 этапу, но ли111ь с той разницей, что на входе сдвигового регистра 13 выставляется логическая 1. 4этап. Запись логических 1 в сдвиговый регистр 13. Этот этап аналогичен 2 этапу, только количество логических 1 равно I. 5этап. Подготовка числа О, ко- торое необходимо записать в сдвиговом регистре 13, производится аналогично 1 этапу. 6этап. Запись логического О в сдвиговый регистр 13 производится аналогично 2 этапу. 7этап. Подготовка числа 1, которое необходимо записать в сдвиговый регистр 13, производится аналогично 3 этапу. 8этап. Запись логической 1 в сдвиговый регистр 13 производится аналогично 2 этапу. По окончании 8 этапа будут включены и выключены выбранные элементы 4, Таким образом, в блоке 12 может быть включено любое количество релейных элементов 4, в отличие от блока 1, где может быть включен только один релейный элемент 4. При проверке объемного монтажа предлагаемый многоканальный коммутатор позволяет одним измерением проверить наличие или отсутствие залыканий между несколькими точками сразу, что повышает его -надежность. Формула изобретения Многоканальный коммутатор по авт. св. 940301, о т ли чающийс я тем, что, с целью повьпмения надежности, в него введены дополнительные m блоков, каждый из которых содержит k релейных элементов, сдвиговый регистр и генератор импульсов, информационные входы которого соединены с информационными шинами, а выход подключен к входу синхронизации сдвигового регистра, управляющие входы которого, а также управляющий вход генератора импульсов соединены с соответствующими выходами распределителя, при этом выходы сдвигового регистра подключены к входам соответствующих релейных элементов, другие входы которых соединены с соответствующими входными шинами, а выходы объединены и подключены к соответствукотей выходной шине. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 940301, кл. Н 03 К 17/04, 1981.
название | год | авторы | номер документа |
---|---|---|---|
Многоканальный коммутатор | 1980 |
|
SU940301A1 |
Многоканальный коммутатор | 1983 |
|
SU1112556A1 |
Система для контроля сложных релейных распределителей | 1985 |
|
SU1252780A1 |
Устройство для контроля интегральных схем | 1980 |
|
SU966699A1 |
Многоканальное буферное запоминающее устройство | 1990 |
|
SU1721631A1 |
Устройство для сопряжения двух ЭВМ | 1988 |
|
SU1596341A1 |
Устройство для функционального контроля цифровых блоков | 1989 |
|
SU1656538A1 |
Система коммутации | 1985 |
|
SU1317448A1 |
Устройство для контроля цифровых объектов | 1983 |
|
SU1160373A1 |
Имитатор изображения точечных объектов | 1987 |
|
SU1425761A1 |
Авторы
Даты
1983-03-07—Публикация
1981-10-15—Подача