Устройство для сдвига информации Советский патент 1983 года по МПК G11C19/00 

Изобретение относится к вычисли тельной технике и предназначено для сдвига информации на заданное число разрядов с соответствующим заполнением высвобождающихся позиций и может использоваться в ЭВМ/ .вычислительных устройствах и прибо цифровой автоматики (например, для построения АЛУ с плавающей запятой умножителей, устройств деления, дл выравнивания границ слов, считанны из памяти и т.п.) Известно устройство для сдвига информации, содержащее несколько групп элементов И и ИЛИ, причем в каждом разряде одной группы содержится два элемента И и один элемент ИЛИ 1. К недостаткам этого устройства относится увеличение числа групп элементов И и ИЛИ при расширении разрядности, что не позволяет строить его в виде БИС, Известно также устройство для параллельного сдвига информации, построенное из элементов И, ИЛИ, сгруппированных по разрядам в двух ярусах 2j. Недостатками этого устройства яв ляются малые функциональные возмож ности (малое число типов сдвига и сложность наращивания разрядности в случае, если устройство функционально и конструктивно оформлено ,в виде БИС. Наиболее близким по технической сущности к изобретению является устройство для сдвига информации, выполненное в вкде БИС, содержащее блок коммутаторов, дешифратор типа сдвига, дешифратор шага сдвига, формирователь записи,вспомогательны вентили управления, причем первые четыре блока функционально и конструктивно входят в БИС, а вспомогат льные вентили представляют собой некоторую аппаратуру обрамления БИС 3J. Однако известное устройство име недостаточное быстродействие при построении многоразрядных устройств для сдвига информации. Цель изобретения - повышение быстродействия при построении многоразрядных устройств для сдвига инф.ррмации. Поставленная цель достигается те что устройство для сдвига информаци содержащее блок коммутаторов, первы вход которого соединен с выходом фо мирователя записи, первый вход кото рого соединен с выходом первого деш ратора, вход которого является первым входом устройства, второй дешиф ратор, вход которого является вторы входом устройства, дополнительно содержит первый, второй, третий и четвертый коммутаторы, счетчик, пер вый И второй мультиплексоры, блок управления и регистр, причем выходы первой группы первого коммутатора соединены -с входами первой группы первого мультиплексора, входы второй группы которого соединены с выходами первой группы второго коммутатора, выходы первого мультиплексора являются выходами первой группы устройства, а входы третьей группы соединены с выходами первой группы блока коммутаторов, выходы второй и третьей группы которого соединены соответственно с входами первой группы первого и второго коммутаторов, входы второй группы которых соединены с входами четвертой группы блока коммутаторов и с соответствующими выходами регистра, соответствующие входы которого соединены с выходами второго мультиплексора, входы первой и второй групп которого соединены с выходами третьей группы соответственно первого и второго коммутаторов, а входы третьей группы являются входами первой группы устройства, входы третьей группы первого и втоjporo коммутаторов являются соответст венно входами второй и третьей групп устройства, выходы второй группы первого и второго коммутаторов являются соответственно выходами второй и третьей групп устройства, выход второго дешифратора соединен с первым входом третьего коммутатора, выход которого соединен с вторым вхо-, дом блока коммутаторов, а второй вход соединен с первым выходом четвертого коммутатора и первым входом блока управления, второй и третий входы которого являются третьим и четвертым входами устройства, четвертый блок входами устройства, четвертый вход блока управления соединен с первым входом четвертого коммутатора и является пятым входом устройства,второй выход четвертого коммутатора соединен с третьим входом блока коммутаторов и пятым входом блока управления, шестой вход которого соединен с выходом первого дешифратора, первый выход соединен с пятым входом блока коммутаторов, второй и третий выходы - соответственно с первым и вторым входом первого коммутатора, четвертый и пятый выходы - соответственно с первым и вторым входами второго коммутатора, шестой выход блока управления соединен с входом регистра и первым входом счетчика, второй вход которого является шестым входом устройства, а выход соединен с вторым входом четвертого коммутатора, второй вход формирователя записи сцрдинен с выходом регистра, а третий вход является седьмым входом устройства, четвертый выход блока коммутаторов является выходом уст ,ройства. На чертеже представлена структурная схема устройства для сдвига информации .Устройство содержит блок коммутаторов 1, представляющий собой совокупность блоков элементов И, формирователь записи 2, представлякяций собой логическую схему формирования цифр замещения для записи в высво бождающиеся разряды, первый дешифратор 3, обеспечивающий реализацию заданного типа сдвига, второй дешифратор 4, обеспечивающий реализацию заданного шага сдвига; первый коммутатор 5, служащий для связи с подобным сдвигакицим устройством, расположенным 1слева, второй коммутатор б, служащий для связи с подобным сдвиггиощим устройством, расположенным справа; выход устройства 7, соединенный с приемником сдвинутой информации; первый мультиплексор 8, обеспечивающий выдачу сдвинутой информ ции; регистр 9, служгиций для кратковременного хранения сдвигаемой ин-. формации; второй мультиплексор 10, обеспечивающий прием сдвигаемой информации, вход устройства 11, соеди ненный с источником сдвигаемой инфор мации; вход устройства 12, соединен ный с подобным сдвигающим устройством, расположенным слева; вход устройства 13, соединенный с подобным сдвигаквдим устройством, расположенным справа; выход устройства 14, со диненный с подобным сдвигающим уст ройством, расположенным слева; выход устройства 15, соединенный с по добным сдвигающим устройством, расп ложенным справа) вход устройства 16 соединенный с внешним источником информации о величине шага сдвига , третий коммутатор 17, который по сути дела осуществляет блокировку сдвига; четвертый коммутатор 18, который служит для выработки сигнала о необходимости осуществления расширенного шага сдвига (шаг сдвига превышает К); блок управления 19 вход устройства 20, соединенный с внешним источником сигнала начала операции} вход устройства 21, соеди ненный с внешним источником информа ции о режиме работы, вход устройства 22, соединенный с внешним источником синхросигналов счетчик 23, служащий для кратковременного хране ния информации о расширенном шаге и для преобразования ин формации ( вычитания единиц из этой формации ; вход устройства 24, соэдиненный с внешним источником инфор мации о величине раоииренного шага сдвига, вход устройства 25, соедине ный с источником логического нуля, вход устройства 26, соеданенный с внешним источником информации о типе сдвига , выход устройства 27, соединен-. ный с внешним приемником сигнала KOfiца операции. Устройство для сдвига информации. работает следующим образом. По входу 21 поступает информация о заданном режиме работы устройства, которая приходит в виде 2-разрядного слова. Соответственно этому возможны четыре режима.работы: режим одиночной работы, который задается кодовой комбинацией 00 на входе 21; режим групповой работы в качестве головной секции, который задается кодовой комбинацией 01 на входе 21; режим групповой работы в качестве оконечной секции, который задается Кодовой комбинацией 10 на входе 21; режим групповой работы в качеств.е средт ней секции, который задается кодовой комбинацией 11 на входе 21. Рассмотрим работу 24-разрядндго сдвигакжцего устройства. В этом устройстве использованы три БИС, работающие в различных режимах: в режиме головной секции, в режиме средней секции и в режиме оконечной секции. Покажем работу этого устройства на примере циклического сдвига вправо на десять разрядов. В начальный момент времени каждая БИС приводится в исходное состояние:а) на входе 26 фиксируется кодовая комбинация 000, в результате чего дешифратор 3 формирует сигнал циклического сдвига вправо, дсоторый поСтупает на шестой вход блока управления 19 коммутаторами;Q 6} на входе 16 фиксируется кодовая комбинация 010, в результате .чего дешифратор 4 формирует сигнал сдвига на два разряда, который поступает на первый вход коммутатора 17; BJ на входе 24 фиксируется кодовая комбинация 001 (расширенный шаг сдвига) , которая записывается в счетчик (числа байт) 23, в результате его коммутатор 18 формирует сигнал 01, который поступает на первый вход блока управления коммутаторами 19. Заметим, что общий код по входам 24 и 16 равен общему шагу сдвига десяти (001010. Устройство запускается в работу импульсным сигналом начала операции, который поступает по входу 20. Он устанавливает в единичное состояние триггер управления в блоке управления коммутаторами 19. Одновременно по входу 11 на входной регистр 9 подается разрядное число через второй мультиплексор 10} поступающее из внешнего источника сдвигаемой информации. В блоке управления коммутаторами 19 с приходом сигнала Р1 вырабатываются следующие сигналы: V 7, кото рый поступает на вход передающей ча ти второго коммутатора б, в результате чего произойдет передача К-раз рлдного слова из входного регистра 9 на среднюю секцию; и 3, который поступает на вход приемной части пе вого коммутатора 5,. в результате чего произойдет прием К-разрядного слова на входной регистр 9 из оконе ной секции. С приходом очередного синхросигнала по входу 22 на вход блока упра ления коммутаторами 19 в последнем при наличии единичного состояния триггера-управления вырабатывается сигнал VO, который вычитает единиц из содержимого счетчика числа байт 23, в результате чего его содержимо станет равным нулю, коммутатор 18 вырабатывает сигнал РО, который пос тупает на первый вход блока управле ния коммутаторами 19 и на второй вх коммутатора 17.. В блоке управления коммутаторами 19с приходом сигнала РО вырабатыва ются следующие сигналы: V5, который поступает на вход передающей части второго коммутатора б и на пятый вход блока коммутаторов 1} и VI/ который поступает на вход приемной части первого коммутатора 5. В коммутаторе 17 с приходом сигн ла РО вырабатывается сигнал Н2, который поступает на вход блока коммутаторов 1. В коммутаторе 18 по сигналу РО. с приходом очередного синхросигнала по входу,22 вырабатывается сигнал P2f который поступает на вход блока управления коммутаторами 19 и сбрасы вает триггер управления в нуль, в ре зультате чего сигнал VO вырабатыват ся не будете и на вход блока коммута торов 1, в котором по сигналам V 5 и Н2 произойдет сдвиг вправо инфсэрмации поступающей на вход блока кошяутаторов 1 с выхода входного регистра 9 и одновременно формируется сигнал конца операции. Сдвинутая вправо информация появляется на выходе блока коммутаторов 1 и через первый мультиплексор 8 поступает на внешний приемник сдвинутой информгщии по выходу 7.- Вьщвигаемые разряды появляются на выходе блока коммутаторов 1 и через передающую часть коммутатора б поступают на среднюю секцию по выходу 15, и через приемную часть коммутатора 5 произойдет прием выдвинутых битов из оконечной секции по входу 12, которые через цепочку вход коммутатора 5 - выход коммутатора 5 поступают на вход первого мультиплексора 8 и далее на внешНИИ приемник сдвинутой информации по выходу 7. Сигнал конца операции СКО с выхода блока коммутаторов 1 поступает на выход 27 БИС. Он информирует центральные УУ об окончании процесса сдвига и о возможности приема сдвинутой информации с выходов 7 каждой БИС. Центральное УУ осуществляет прием информации на некоторЕ1й регистр за время приема, после чего снимает свои сигналы на входах 26 к 16 БИС. В результате этого принимают нулевые значения сигналы РО, Н2, V5H VI, а сдвигающее устройство приводится в состояние готовности. Таким образом, время операции Т(ч.р является переменным, равным TQJJJ минимальном шаге сдвига и равным Тсдвпк при максимальном расширенном) шаге сдвига. работа средней секции и работа оконечной секции полностью аналогична описанной работе головной секции. Рассмотрим работу 24 разрядного сдвигающего устройства, а также .работу БИС в режиме одиночной работы при осуществлении остальных типов сдвига на указанный шаг сдвига. . . Покажем осуществление арифметического сдвига вправо с заполнением освободившихся разрядов знаковым разрядом, который задается кодовой комбинацией 010 на входе 26, или логического сдвига вправо с заполнением освободившихся разрядов логическим нулем, который задается кодовой комбинацией 100 на входе 26. Дешифратор 2 расшифрует указанные коды и вырабатывает соответствующие сигналы. Работа средней секции и работа оконечной секции будет аналогична описанной работе головной секции при выполнении циклического сдвига вправо. Работа .головной секции и работа БИС в режиме одиночной работы будут аналогичны описанной работе головной секции и работе БИС в режиме, одиночной работы при выполнении циклического сдвига вправо за отличием, которое состоит в следующем для головной секции; а)в блоке управления коммутаторами 19 с приходом сигнала Р1 сигнал V3 не вырабатывается из-за режима головной секции, и приема К-разрядного слова на входной регистр 9 через приемную часть первого коммутатора 5 из оконечной секции не произойдетб)в блоке управления коммутаторами 19 с приходом сигнала РО сигнал 1 нб вырабатывается,приема вьадвигаеых разрядов из оконечной секции через приемную часть первого коммутато pa 5 на выходной мультиплексор 8 не произойдет ( аналовично и для ИС-сек ции в режиме одиночной работы;. Покажем осуществление циклическог сдвига влево, который задается кодовой комбинацией 001 на входе 26, в результате дешифраций которой дешифратор (типа сдвига 3 формирует соответствующий сигнал, поступающий на вход блока управления коммутаторами 19. Работа головной секции, средней секции и оконечной секции будет аналогичной описанной работе головной секции при выполнении циклического сдвига вправо, а работа БИС в режиме одиночной работы будет аналогичной описанной работе БИС в режиме одиночной работы при выполнении цикличе кого сдвига вправо. Однако для головной секции, сред ней секции и оконечной секции по си налу 51 в блоке управления коммутаторами 19 с приходом сигнала Р1 вырабатываются следующие сигналы: V8, который поступает на вход пере пающей части коммутатора 5, в резул цате чего произойдет передача К-раз РЯДНОГО слова из входного регистра - на соседнюю левую БИС} V4, котор оступает на вход приемной части комутатора 6, в результате чего произойдет прием К-разрядного слова из . соседней правой БИС; в блоке управления коммутаторами 19 с приходом сигнала-РО вырабатываются следующие сигналы: Уб, который поступает на вход передаквдей части коммутатора 5 и на вход блока коммутаторов 1; 2, который поступает на вход приемной части коммутатора 6 (аналогично и для БИС в режиме одиночной работы . По быстродействию предложенное устройство обеспечивает положительный эффект в составе многоразрядного сдвигающего устройства вследствие введения синхронизации и организации нежрсткого плавающего рабочего времени операции сдвига при , .различной величине шага сдвига. Предложенное устройство обеспечивает (квази) линейную зависимость времени операции от шага сдвига. Сдвиг на К разрядов ос5щеетвляется за время Тсс одного периода синхросигналов. Время Тсс должно превышать время асинхронного сдвига данных одной вис-секцией примерно на 10%.

УСТРОЙСТВО ДЛЯ СДВИГА ИНФОРМАЦИИ, .содержащее блок коммутаторов, первый вход которого соединен с выходом формирователя записи, перэый вход которого соединен с выходом.первого дешифратора,, вход которого является первым входом устройства, второй дешифратор, вход которого является вторым входом устройства, отличающееся тем, что, с целью повышения быстродействия, оно содержит первый, второй,:третий и четвертый коммутаторы, счетчик, первый и второй мультиплексоры, блок управления и регистр, причем выходы первой груп-ш первого коммутатора соединены с входами первой группы первого мультиплексора, входы второй группы котот рого соединены с выходами первой группы второго коммутатора, выходы первого мультиплексора являются выхоягаая первой группы устройства, а входы третьей группы соединены с выходами первой группы блока коммутаторов, выходы второй и третьей группы которого соединены соответственно с.входами первой группы первого и второго коммутаторов, входы второй которых соединены с входами четвертой группы блока коммутаторов и с соответствующими выходами регистра, соответствующие входы которого соединены с выходами второго мультиnjjeKcopa, входы первой и второй групп которого соединены с выходги и третьей группы соответственно первого и второго коммутаторов, а входы третьей группы являются входами первой группы устройства, входы третьей группы первого и второго комглутаторов являются соответственно входами второй и третьей групп устройства, выходы второй группы первого и второго коммутаторов являются соответственно выходами второй и третьей групп уст-, ройства, выход второго доиифратора соединен с первым входом третьего коммутатора, выход которого соединен с вторым входом блока коммутаторов, а второй вход соединен с первым вы- ходом четвертого коммутатора и первым;§ входом блока управления, второй и сл третий входы которого являются третьим и четвертым входами устройства, четвертый вход блока управления соединен с первым входом четвертого коммутатора и является пятым входом устройства, второй выход четвертого i коммутатора соединен с третьим входом блока коммутаторов и пятым входом блока управления, шестой вход которого соединен с выходом первого де4 шифратора, первый выход соединенс о : пятым входом блока коммутаторов, и третий выходам - соответственно с первым и вторым входом первого кетлмутатора, четвертый и пятый выходы соответственно с первым и .торым входами второго коммутатора, шестой выход блока управления соединен с входом регистра и первым входом счетчика, второй вход которого является шестым входом устройства, а выход соединен с вторым входом четвертого коммутатора, второй вход формирователя записи соединен с выходом регистра, а третий вход является седьмым входом устройства, четвертый выход блока коммутаторов явпяется выходом устройства.