ШЕСТИКАНАЛЬНЫЙ ПАРАЛЛЕЛЬНЫЙ КОРРЕЛЯТОР ДЛЯ ПРИЕМНИКОВ СПУТНИКОВЫХ РАДИОНАВИГАЦИОННЫХ СИСТЕМ Российский патент 2000 года по МПК G06F17/15 H04B7/185 

Изобретение относится к специализированным средствам вычислительной техники и предназначено для корреляционной обработки сигналов, поступающих с приемников, например, спутниковых радионавигационных систем GPS (Global Positioning System) и Глонасс (глобальная навигационная спутниковая система).

Известен двенадцатиканальный параллельный коррелятор [1], вычисляющий корреляцию входного сигнала с находящейся копией кода ШПС GPS. Недостатком такого коррелятора является то, что он работает с одной системой GPS. Точность измерений в системе GPS втрое ниже, чем в системе Глонасс, т.к. GPS использует селективный доступ.

Известен шестиканальный параллельный коррелятор [2], содержащий тактовый генератор, входной коммутатор, формирователь опорных сигналов, 6 каналов модулей слежения, узел встроенного контроля, узел обмена с ЭВМ, регистр состояния, узел контроля статистик, причем каждый из шести модулей слежения состоит из двух комплексных смесителей, цифрового управляемого генератора несущей, счетчика циклов несущей, четырех кодовых смесителей, четырех четырнадцатиразрядных сумматоров, генератора C/A кода, цифрового управляемого генератора кода, счетчика эпох. Недостатком такого параллельного коррелятора является то, что он работает только с входным синфазным сигналом и фиксированной частотой этого сигнала, что требует подключения к нему шести дорогостоящих приемников.

Другой двенадцатиканальный параллельный коррелятор [3] , являющийся прототипом изобретения, содержит тактовый генератор, первый и второй входы которого соединены с входами микросхемы, первый выход которого соединен с первыми входами двенадцати модулей слежения, второй выход которого соединен со входом формирователя опорных сигналов, третий и четвертый выходы которого соединены с выходами микросхемы и четвертый выход которого соединен со входом буферного регистра, буферный регистр, второй, третий, четвертый и пятый входы которого соединены со входами микросхемы, четыре выхода которого соединены со вторым, третьим, четвертым и пятым входами двенадцати модулей слежения, формирователь опорных сигналов, выход которого соединен с шестыми входами двенадцати модулей слежения, двенадцать каналов модулей слежения, тридцатидвухбитовая магистраль данных которых соединена между модулями слежения и блоком обмена, выход каждого из модулей слежения соединен с соответствующим входом регистра состояния, блок обмена с ЭВМ соединен с шестнадцатиразрядной магистралью данных, идущих со входов-выходов микросхемы, управляющие входы блока обмена с ЭВМ соединены со входами микросхемы, дешифратор адреса, восемь входов которого соединены со входами микросхемы, а выходы соединены с регистрами двенадцати каналов модулей слежения, регистр состояния, выходы которого соединены со входами блока обмена с ЭВМ, причем каждый из двенадцати модулей слежения состоит из входного коммутатора, из двух комплексных смесителей, цифрового управляемого генератора несущей, счетчика циклов несущей, четырех кодовых смесителей, четырех четырнадцатиразрядных сумматоров, генератора C/A кода, цифрового управляемого генератора кода, счетчика эпох, регистра начальной фазы кода, счетчика фазы кода.

Преимущество двенадцатиканального параллельного коррелятора, являющегося прототипом изобретения заключается в том, что он работает с входным синфазным и входным квадратурным сигналом, что дает возможность работать с одним приемником. Однако недостатком прототипа изобретения является невысокая точность измерений для приемников спутниковых радионавигационных систем GPS и Глонасс и невысокая надежность частотного разделения сигналов спутниковой радионавигационной системы Глонасс.

Задачей изобретения является повышение точности измерений для приемников спутниковой радионавигационной системы Глонасс и повышение надежности частотного разделения сигналов этой системы.

Указанные преимущества заявляемого устройства перед прототипом достигаются за счет того, что в шестиканальный параллельный коррелятор для приемников спутниковых радионавигационных систем, содержащий тактовый генератор, первый выход которого соединен с первыми входами шести модулей слежения, второй выход соединен со входом формирователя опорных сигналов, третий выход соединен со входом буферного регистра, первая и вторая группы выходов которого соединены со вторым, третьим, четвертым и пятым входами шести модулей слежения, выход формирователя опорных сигналов соединен с шестыми входами шести модулей слежения, шестнадцатибитовая магистраль данных соединена между модулями слежения и блоком обмена с ЭВМ, выход каждого из модулей слежения соединен с соответствующим входом регистра состояния, а выходы дешифратора адреса соединены с регистрами начальной фазы кода шести модулей слежения, выходы регистра состояния соединены с группой входов блока обмена с ЭВМ, причем каждый из шести модулей слежения состоит из входного коммутатора, четыре входа которого соединены с двумя группами входов модуля слежения, счетчика циклов несущей, соединенного с шестнадцатибитовой магистралью данных, генератора псевдослучайных последовательностей, соединенного с шестнадцатибитовой магистралью данных и со счетчиком эпох, генератора тактовой частоты, соединенного с шестнадцатибитовой магистралью данных и с генератором псевдослучайных последовательностей, счетчика эпох, соединенного с шестнадцатибитовой магистралью данных, регистра начальной фазы кода, соединенного с шестнадцатибитовой магистралью данных и счетчиком фазы кода, соединенным с генератором тактовой частоты, отличающийся тем, что в каждый из шести модулей слежения дополнительно введены ПЗУ, первая и вторая группы входов которого соединены с первой и второй группами выходов входного коммутатора, первая группа выходов ПЗУ соединена с элементами ИСКЛЮЧАЮЩЕЕ ИЛИ первой и третьей групп, вторая группа выходов ПЗУ соединена с элементами ИСКЛЮЧАЮЩЕЕ ИЛИ второй и четвертой групп, первый вход ПЗУ соединен с первым входом модуля слежения, с первым входом входного коммутатора, со входом регистра фазы и со входом генератора тактовой частоты, первая группа выходов регистра фазы соединена с третьей группой входов ПЗУ, а вторая группа выходов соединена с первой группой входов комбинационного сумматора, 27 разряд регистра фазы соединен со счетчиком циклов несущей, первая группа входов регистра фазы соединена с регистром начальной фазы, вторая группа входов регистра фазы соединена с группой выходов комбинационного сумматора, группа входов регистра начальной фазы соединена с шестнадцатибитовой магистралью данных, а второй вход соединен с соответствующим выходом дешифратора адреса, вторая группа входов комбинационного сумматора, соединена с группой выходов регистра частоты, а 27 разряд комбинационного сумматора соединен со вторым входом счетчика циклов несущей, группа входов регистра частоты соединена с шестнадцатибитовой магистралью данных, вторая группа входов регистра частоты соединена с соответствующими выходами дешифратора адреса, а 27 разряд регистра частоты соединен с третьим входом счетчика циклов несущей, группа выходов которого соединена с шестнадцатибитовой магистралью данных, группа входов счетчика циклов несущей соединена с соответствующими выходами дешифратора, первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы и первым выходом дискриминатора, а группа выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы соединена с группой входов первого четырехразрядного накапливающего сумматора, группа выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы соединена с группой входов второго четырехразрядного накапливающего сумматора, первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ третьей группы соединены со вторым выходом дискриминатора и с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ четвертой группы, а выходы соединены с первой группой входов первого мультиплексора, группа выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ четвертой группы соединена с группой входов второго мультиплексора, выход первого четырехразрядного накапливающего сумматора соединен с первым счетчиком, выход второго четырехразрядного накапливающего сумматора соединен со вторым счетчиком, вторая группа входов первого мультиплексора является кодом среднего отсчета, первый вход первого мультиплексора соединен с первым входом второго мультиплексора и третьим выходом дискриминатора, а группа выходов соединена с группой входов первого пятиразрядного накапливающего сумматора, вторая группа входов второго мультиплексора является кодом среднего отсчета, а группа выходов соединена с группой входов второго пятиразрядного накапливающего сумматора, выход первого пятиразрядного накапливающего сумматора соединен со входом третьего счетчика, выход второго пятиразрядного накапливающего сумматора соединен со входом четвертого счетчика, группы выходов первого, второго, третьего и четвертого счетчиков соединены с шестнадцатибитовой магистралью данных, группа входов регистра управления соединена с шестнадцатибитовой магистралью данных, а группа выходов соединена с группой входов дискриминатора, выход регистра управления соединен с первым входом третьего мультиплексора, первый вход регистра управления соединен с соответствующим выходом дешифратора адреса, первый вход регистра отсчета фазы кода соединен с соответствующим выходом дешифратора адреса, первый вход регистра начальной фазы кода соединен с соответствующим выходом дешифратора адреса, первый вход дискриминатора соединен с генератором тактовой частоты, а второй вход соединен с выходом третьего мультиплексора, второй вход которого соединен со вторым выходом генератора псевдослучайных последовательностей, а третий вход соединен с генератором повышенной точности кода, группа входов которого соединена с шестнадцатибитовой магистралью данных, вторая группа входов генератора повышенной точности кода соединена с соответствующими выходами дешифратора адреса, первый вход генератора повышенной точности кода соединен с выходом счетчика эпох, а второй вход соединен с выходом генератора тактовой частоты, причем генератор повышенной точности кода содержит регистр обратных связей, регистр начального вектора, двадцатипятиразрядный сдвиговый регистр, группу элементов И и группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый и второй входы регистра обратных связей соединены с соответствующими выходами дешифратора адреса, группа выходов регистра обратных связей соединена с группой входов группы элементов И, а группа входов соединена с шестнадцатибитовой магистралью данных и группой входов регистра начального вектора, первый и второй входы которого соединены с соответствующими выходами дешифратора адреса, а группа выходов соединена с группой входов сдвигового регистра, первый вход которого соединен со вторым входом генератора повышенной точности кода, первый вход которого соединен со вторым входом сдвигового регистра, третий вход которого соединен с выходом группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а группа выходов сдвигового регистра соединена с группой входов группы элементов И, причем выход десятого разряда сдвигового регистра является выходом генератора повышенной точности кода, группа выходов группы элементов И соединена с группой входов группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выход каждого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ в группе элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединен со входом последующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

В дальнейшем изобретение поясняется чертежами, где:
на фиг. 1 представлена структурная схема параллельного коррелятора;
на фиг. 2 представлена структурная схема модуля слежения;
на фиг. 3 представлена функциональная схема генератора повышенной точности кода.

Шестиканальный параллельный коррелятор для приемников спутниковых радионавигационных систем содержит тактовый генератор 1, первый выход 2 соединен с первыми входами шести модулей слежения 3, второй выход 4 соединен со входом формирователя опорных сигналов 5, третий выход 6 соединен со входом буферного регистра 7, первая 8 и вторая 9 группы выходов которого соединены со вторым, третьим, четвертым и пятым, входами шести модулей слежения 3, выход 10 формирователя опорных сигналов 5 соединен с шестыми входами шести модулей слежения 3, шестнадцатибитовая магистраль данных 11 соединена между модулями слежения 3 и блоком обмена с ЭВМ 12, выход 13 каждого из модулей слежения 3 соединен с соответствующим входом регистра состояния 14, а выходы 15 дешифратора адреса 16 соединены с регистрами начальной фазы кода 17 шести модулей слежения 3, выходы 18 регистра состояния 14 соединены с группой входов блока обмена с ЭВМ 12, причем каждый из шести модулей слежения 3 содержит входной коммутатор 19, четыре входа которого соединены с двумя группами входов 8 и 9 модуля слежения, счетчик циклов несущей 20, соединенный с шестнадцатибитовой магистралью данных 11, генератор псевдослучайных последовательностей 21, соединенный с шестнадцатибитовой магистралью данных 11, выход 22 генератора псевдослучайных последовательностей 21 соединен со счетчиком эпох 23, генератор тактовой частоты 24, соединенный с шестнадцатибитовой магистралью данных 11 и генератором псевдослучайных последовательностей 21, счетчик эпох 23, соединенный с шестнадцатибитовой магистралью данных 11, регистр начальной фазы кода 17, соединенный с шестнадцатибитовой магистралью данных 11, выход 25 регистра начальной фазы кода 17 соединен со счетчиком фазы кода 26, вход 27 которого соединен с генератором тактовой частоты 24, и дополнительно содержит ПЗУ 28, первая 29 и вторая 30 группы входов которого соединены с первой и второй группами выходов входного коммутатора 19, первая группа выходов 31 ПЗУ соединена с элементами ИСКЛЮЧАЮЩЕЕ ИЛИ первой 32 и третьей 33 групп, вторая группа выходов 34 ПЗУ соединена с элементами ИСКЛЮЧАЮЩЕЕ ИЛИ второй 35 и четвертой 36 групп, первый вход ПЗУ соединен с первым входом 2 модуля слежения 3, с первым входом входного коммутатора 19, со входом регистра фазы 37 и со входом генератора тактовой частоты 24, первая группа выходов 38 регистра фазы 37 соединена с третьей группой входов ПЗУ 28, а вторая группа выходов 39 соединена с первой группой входов комбинационного сумматора 40, 27 разряд регистра фазы 37 соединен со счетчиком циклов несущей 20, первая группа входов 41 регистра фазы 37 соединена с регистром начальной фазы 42, вторая группа входов 43 регистра фазы 37 соединена с группой выходов комбинационного сумматора 40, группа входов регистра начальной фазы 42 соединена с шестнадцатибитовой магистралью данных 11, а второй вход соединен с соответствующим выходом 15 дешифратора адреса 16, вторая группа входов 44 комбинационного сумматора 40 соединена с группой выходов регистра частоты 45, группа входов регистра частоты 45 соединена с шестнадцатибитовой магистралью данных 11, вторая группа входов регистра частоты 45 соединена с соответствующими выходами 15 дешифратора адреса 16, а 27 разряд регистра частоты 45 соединен с третьим входом 46 счетчика циклов несущей 20, группа выходов которого соединена с шестнадцатибитовой магистралью данных 11, группа входов счетчика циклов несущей 20 соединена с соответствующим выходом 15 дешифратора адреса 16, первые входы 47 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы 32 соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы 35 и первым выходом дискриминатора 48, группа выходов 49 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы 35 соединена с группой входов второго четырехразрядного накапливающего сумматора 50, первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ третьей группы 33 соединены со вторым выходом 51 дискриминатора 48 и с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ четвертой группы 36, а выходы 52 соединены с первой группой входов первого мультиплексора 53, группа выходов 54 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ четвертой группы 36 соединена с группой входов второго мультиплексора 55, выход 56 первого четырехразрядного накапливающего сумматора 57 соединен с первым счетчиком 58, выход 59 второго четырехразрядного накапливающего сумматора 50 соединен со вторым счетчиком 60, вторая группа входов первого мультиплексора 53 является кодом среднего отсчета, первый вход первого мультиплексора 53 соединен с первым входом второго мультиплексора 55 и третьим выходом 61 дискриминатора, а группа выходов 62 соединена с группой входов первого пятиразрядного накапливающего сумматора 63, вторая группа входов второго мультиплексора 55 является кодом среднего отсчета, а группа выходов 64 соединена с группой входов второго пятиразрядного накапливающего сумматора 65, выход 66 первого пятиразрядного накапливающего сумматора 63 соединен со входом третьего счетчика 67, выход 68 второго пятиразрядного накапливающего сумматора 65 соединен со входом четвертого счетчика 69, группы выходов первого 58, второго 60, третьего 67, четвертого 69 счетчиков соединены с шестнадцатибитовой магистралью данных 11, группа входов регистра управления 70 соединена с шестнадцатибитовой магистралью данных 11, а группа выходов 71 соединена с группой входов дискриминатора 48, а выход 72 регистра управления 70 соединен с первым входом третьего мультиплексора 73, первый вход регистра управления 70 соединен с соответствующим выходом дешифратора адреса 16, первый вход регистра отсчета фазы кода 74 соединен с соответствующим выходом дешифратора адреса 16, первый вход регистра начальной фазы кода 17 соединен с соответствующим выходом дешифратора адреса 16, первый вход 27 дискриминатора 48 соединен с генератором тактовой частоты 24, а второй вход соединен с выходом 75 третьего мультиплексора 73, второй вход 76 которого соединен со вторым выходом генератора псевдослучайных последовательностей 21, а третий вход 77 соединен с генератором повышенной точности кода 78, группа входов которого соединена с шестнадцатибитовой магистралью данных 11, вторая группа входов генератора повышенной точности кода 78 соединена с соответствующими выходами дешифратора адреса 16, первый вход 79 генератора повышенной точности кода 78 соединен с выходом счетчика эпох 23, а второй вход 80 соединен с выходом генератора тактовой частоты 24, 27 разряд комбинационного сумматора 40 соединен со вторым входом 81 счетчика циклов несущей 20, группа выходов 82 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы 32 соединена с группой входов первого четырехразрядного накапливающего сумматора 57, причем генератор повышенной точности кода 78 содержит регистр обратных связей 83, регистр начального вектора 84, двадцатипятиразрядный сдвиговый регистр 85, группу элементов И 86, и группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 87, причем первый и второй входы регистра обратных связей соединены с соответствующими выходами дешифратора адреса 16, группа выходов 88 регистра обратных связей 83 соединена с группой входов группы элементов И 86, а группа входов соединена с шестнадцатибитовой магистралью данных 11 и группой входов регистра начального вектора 84, первый и второй входы которого соединены с соответствующими выходами дешифратора адреса 16, а группа выходов 89 соединена с группой входов сдвигового регистра 85, первый вход 80 которого соединен со вторым входом генератора повышенной точности кода 78, первый вход 79 которого соединен со вторым входом сдвигового регистра 85, третий вход 90 которого соединен с выходом группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 87, а группа выходов 91 сдвигового регистра 85 соединена с группой входов группы элементов И 86, причем выход десятого разряда сдвигового регистра является выходом 77 генератора повышенной точности кода 78, группа выходов 92 группы элементов И 86 соединена с группой входов группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 87, причем выход 93 каждого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ в группе элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 87 соединен со входом последующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

Шестиканальный параллельный коррелятор для приемников спутниковых радионавигационных систем, например GPS и Глонасс, работает следующим образом.

Спутниковая радионавигационная система "ГЛОНАСС" предназначена для пассивного определения координат, местоположения и скорости объектов различного назначения.

В составе навигационного сообщения с каждого спутника передаются эфемеридная информация о положении спутника и временные поправки относительно шкалы системы "ГЛОНАСС", а также информация о состоянии всех спутников системы. По результатам измерений производится определение трех координат и составляющих вектора скорости П, а также привязка его временной шкалы к времени системы. Спутники системы "ГЛОНАСС" излучают навигационные сигналы в диапазоне 1602,5625 . .. 1615,5 МГц. Разделение излучений спутников - частотное (квазичастотное). Спутники опознаются по номинальному значению несущей частоты навигационного сигнала, которое определяется следующим выражением:
fк = fo+KΔf,
где К = 0, 1, 2 ... 24 - номер литера несущей частоты; f₀ = 1602 МГц; Δf = 562,5 кГц - разнос частот соседних спутников.

Каждый спутник системы "ГЛОНАСС" на своей несущей частоте излучает бифазно манипулированный двоичной последовательностью навигационный радиосигнал.

Навигационное сообщение передается в виде потока цифровой информации со скоростью 50 символов в секунду. Применяется фазовая манипуляция несущей дальномерным псевдослучайным кодом, период повторения которого составляет 1 мс при символьной частоте 511 кГц, код пониженной точности (ПТ код).

Дальномерная псевдослучайная последовательность (ПСП) формируется девятиразрядным регистром сдвига, код начального состояния регистра сдвига соответствует наличию "1" во всех разрядах регистра.

Образующий полином ПТ кода соответствует дальномерному коду и имеет вид
G(x) = 1+x⁵+x⁹.

Наряду с гражданским ПТ кодом в заявляемом корреляторе представлен высокоточный защищенный ВТ код. Защищенный сигнал системы "ГЛОНАСС" представляет собой фазоманипулированную несущую с частотой следования элементов кода 5,11 Мбит/с и периодом 1 с.

Основу ВТ кода составляют псевдослучайные последовательности (ПСП), формируемые двадцатипятиразрядным сдвиговым регистром с соответствующими обратными связями, заданными в регистре ОС.

ПСП ВТ снимается с 10 разряда регистра сдвига.

Регистр сдвига 85 и формирователь полинома (регистр обратных связей 83, группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 87) образуют генератор повышенной точности кода (ВТ), который генерирует ВТ код сигнала радионавигационного спутника "Глонасс", обратные связи порождающего полинома соответствуют единичному состоянию разрядов регистра обратных связей, т.е. пользователь сам может задать порождающий полином.

Запись в регистр обратных связей выполняется за 2 слова.

По сигналу WRS_OS выходов дешифратора адреса выполняется запись 9 старших разрядов, по сигналу WRM_OS выходов дешифратора адреса - 16 младших разрядов. Регистр начального вектора предназначен для хранения начального вектора, передаваемого из ЭВМ, регистр начального вектора 25-разрядный.

Регистр начального вектора кода ВТ определяет начальное состояние кода ПСП последовательности для системы "ГЛОНАСС", запись выполняется за 2 слова. По сигналу WRS_NV выходов дешифратора адреса выполняется запись 9 старших разрядов, по сигналу WRM_NV выходов дешифратора адреса - 16 младших разрядов.

Начальный вектор переписывается из регистра начального вектора ВТ 84 в регистр сдвига 85 по сигналу эпохи ВТ (1 с) (79).

Третий мультиплексор 73 модуля слежения 3 обеспечивает передачу либо ПСП ПТ, либо ПСП ВТ, в зависимости от 6 разряда регистра управления (РУ) 70.

При наличии "1" в 6 разряде регистра управления 70 на выход мультиплексора 73 поступает ПСП ПТ, при наличии "0" в 6 разряде РУ 70 - ПСП ВТ. Сигналы спутниковых радионавигационных систем "НАВСТАР" (GPS) и "ГЛОНАСС" с приемника поступают на входной коммутатор 19 и в зависимости от заданной системы в регистре управления 70 на выходе коммутатора 19 формируется четырехразрядный код с частотой дискретизации 25 мГц, поступающий на 4 младших адресных входа ПЗУ 28. В ПЗУ хранятся 256 значений автокорреляционных функций соответственно синусной и косинусной составляющих входного сигнала. Автокорреляционные функции имеют вид:

(1)
где I_i и Q_i - значения отсчетов синфазной и квадратурной составляющих входного сигнала (четырехразрядный код на выходе коммутатора 19);
ϕ_i - значение отсчетов фазы опорного сигнала на выходе синтезатора несущей частоты.

На 4 старших адресных входа ПЗУ 28 поступают 4 старших разряда синтезатора несущей частоты (СНЧ) ϕ_i. Синтезатор несущей частоты (регистр фазы 37, комбинационный сумматор 40, регистр частоты 45), построенный на основе 27-разрядного накапливающего (комбинационного) сумматора 40 обеспечивает формирование фазы.

При реализации соотношений (1) должна быть принята аппроксимация sinϕ_i и cosϕ_i.

С учетом принятой аппроксимации sinϕ_i и cosϕ_i, а также принятого кодирования отсчетов квадратурных составляющих сигнала I_i и Q_i по соотношениям (1) были рассчитаны значения I_i' и Q_i', где к рассчитанным значениям I_i' и Q_i' для получения положительных значений прибавлено число 7,5 (код среднего отсчета). Кодовый коррелятор, образованный элементами 32, 57, и кодовый коррелятор, образованный элементами 35, 50, информационно-доплеровских каналов обеспечивают слежение за несущей.

Особенности кодирования отсчетов I_i' и Q_i' позволяют использовать в качестве кодовых корреляторов информационно-доплеровских каналов схемы сложения по модулю 2 (32 и 35) каждого разряда отсчетов со значением отсчета символа ПСП (псевдослучайная последовательность). На выходе информационно-доплеровских каналов четырехразрядные сумматоры 57 и 50 обеспечивают накопление отсчетов взаимокорреляционной функции сигналов генератора псевдослучайных последовательностей и синусно-косинусных составляющих входного сигнала. Импульсы переносов с четырехразрядных сумматоров 57 и 50 поступают на счетчики 58 и 60 для дальнейшего накопления.

Кодовый коррелятор, образованный элементами 33, 53, 63, и кодовый коррелятор, образованный элементами 36, 55, 65, дальномерных каналов обеспечивают слежение за задержкой сигнала. В качестве кодовых корреляторов дальномерных каналов используются схемы сложения по модулю 2 (33 и 36) каждого разряда отсчетов со значением отсчета символа разностной ПСП. Отсчеты разностной ПСП могут принимать 3 значения минус 1, 0, +1 и должны кодироваться двоичным числом в соответствии с таблицей.

Значение выхода 61 дискриминатора 48 говорит о равенстве или отличии от "0" разностной ПСП, а выход 51 - о ее знаке.

При равенстве выхода 61 (C_1E-L) логической "1" на выходы кодовых корреляторов проходят декодированные отсчеты I_i' и Q_i' с выходов 52, 54 схем сложения по модулю 2 (33 и 36). Выход 51 (C_2E-L) используется в кодовых корреляторах дальномерного канала для декодирования отсчетов I_i' и Q_i' аналогично тому, как это делается в кодовых корреляторах информационно-доплеровского канала. Выход 61 (C_1E-L) используется для того, чтобы при равенстве его "нулю" подавать на выходы кодовых корреляторов дальномерного канала с помощью мультиплексоров 53 и 55 число 7,5 (код среднего отсчета), соответствующее нулевому значению отсчетов I_i' и Q_i'.

По этой причине декодированные значения отсчетов I_i' и Q_i' на выходе кодовых корреляторов дальномерного канала передаются 5-ю двоичными разрядами. На выходе дальномерных каналов используются пятиразрядные накапливающие сумматоры 63, 65. Импульсы переносов 66, 68 с пятиразрядных сумматоров 63, 65 поступают на счетчики 67 и 69 для дальнейшего накопления.

Двум симметричным по орбите спутникам спутниковой радионавигационной системы ГЛОНАСС выделена одна литера (несущая частота). Генератор псевдослучайных последовательностей формирует одну и ту же ПСП для всех спутников ГЛОНАССа.

Для распознавания этих симметричных спутников необходима высокая разрешающая способность частотного коррелятора, так как разница частот между ними может составлять несколько кГц, это достигается путем увеличения разрядов СНЧ, идущих на ПЗУ (4 разряда СНЧ), и ПЗУ, т.е. осуществляется более точная аппроксимация sin и cos составляющих.

По сравнению с прототипом предложенный коррелятор обладает повышенной точностью измерений для приемников спутниковой радионавигационной системы Глонасс за счет использования кода ВТ, который позволяет шаг слежения по коду довести до 200 нс (шаг слежения по коду ПТ=2 мкс) и позволяет получить более точные координаты спутников.

Кроме того, при использовании ВТ кода время получения первого отсчета меньше, чем без него.

Помехозащищенность ВТ кода выше, чем ПТ кода при действии узкополосных помех в основной и боковой полосах частот.

При навигационных определениях с использованием кода ВТ исключаются ионосферные погрешности.

Источники информации
1. SIRF Technology (408) 737-6600 GSP1. Электроника, наука, технология, бизнес. 3-4, 1997 г.

2. GECPLESSEY SEMICONDUCTORS 1993. Publication N DS3605 Issue N 1.3 JULY, 1993.

3. GECPLESSEY SEMICONDUCTORS 1995. Publication N DS4077 Issue N 1.6 JUNE, 1995.

Изобретение относится к вычислительной технике и может быть использовано для обработки сигналов в радионавигационных системах. Техническим результатом является повышение точности измерений. Коррелятор содержит тактовый генератор, модули слежения, формирователь опорных сигналов, буферный регистр, шестнадцатибитовую магистраль данных, регистр состояния, дешифратор адреса и регистр начальной фазы кода. 3 ил., 1 табл.

Шестиканальный параллельный коррелятор для приемников спутниковых радионавигационных систем, содержащий тактовый генератор, первый выход которого соединен с первыми входами шести модулей слежения, второй выход соединен со входом формирователя опорных сигналов, третий выход соединен со входом буферного регистра, первая и вторая группы выходов которого соединены со вторым, третьим, четвертым и пятым входами шести модулей слежения, выход формирователя опорных сигналов соединен с шестыми входами шести модулей слежения, шестнадцатибитовая магистраль данных соединена между модулями слежения и блоком обмена с ЭВМ, выход каждого из модулей слежения соединен с соответствующим входом регистра состояния, а выходы дешифратора адреса соединены с регистрами начальной фазы кода шести модулей слежения, выходы регистра состояния соединены с группой входов блока обмена с ЭВМ, причем каждый из шести модулей слежения состоит из входного коммутатора, четыре входа которого соединены с двумя группами входов модуля слежения, счетчика циклов несущей, соединенного с шестнадцатибитовой магистралью данных, генератора псевдослучайных последовательностей, соединенного с шестнадцатибитовой магистралью данных, и со счетчиком эпох, генератора тактовой частоты, соединенного с шестнадцатибитовой магистралью данных и с генератором псевдослучайных последовательностей, счетчика эпох, соединенного с шестнадцатибитовой магистралью данных, регистра начальной фазы кода, соединенного с шестнадцатибитовой магистралью данных и счетчиком фазы кода, соединенным с генератором тактовой частоты, отличающийся тем, что в каждый из шести модулей слежения дополнительно введены ПЗУ, первая и вторая группы входов которого соединены с первой и второй группами выходов входного коммутатора, первая группа выходов ПЗУ соединена с элементами Исключающее ИЛИ первой и третьей групп, вторая группа выходов ПЗУ соединена с элементами Исключающее ИЛИ второй и четвертой групп, первый вход ПЗУ соединен с первым входом модуля слежения, с первым входом входного коммутатора, со входом регистра фазы и со входом генератора тактовой частоты, первая группа выходов регистра фазы соединена с третьей группой входов ПЗУ, а вторая группа выходов соединена с первой группой входов комбинационного сумматора, 27 разряд регистра фазы соединен со счетчиком циклов несущей, первая группа входов регистра фазы соединена с регистром начальной фазы, вторая группа входов регистра фазы соединена с группой выходов комбинационного сумматора, группа входов регистра начальной фазы соединена с шестнадцатибитовой магистралью данных, а второй вход соединен с соответствующим выходом дешифратора адреса, вторая группа входов комбинационного сумматора соединена с группой выходов регистра частоты, а 27 разряд комбинационного сумматора соединен со вторым входом счетчика циклов несущей, группа входов регистра частоты соединена с шестнадцатибитовой магистралью данных, вторая группа входов регистра частоты соединена с соответствующими выходами дешифратора адреса, а 27 разряд регистра частоты соединен с третьим входом счетчика циклов несущей, группа выходов которого соединена с шестнадцатибитовой магистралью данных, группа входов счетчика циклов несущей соединена с соответствующим выходом дешифратора адреса, первые входы элементов Исключающее ИЛИ первой группы соединены с первыми входами элементов Исключающее ИЛИ второй группы и с первым выходом дискриминатора, а группа выходов элементов Исключающее ИЛИ первой группы соединена с группой входов первого четырехразрядного накапливающего сумматора, группа выходов элементов Исключающее ИЛИ второй группы соединена с группой входов второго четырехразрядного накапливающего сумматора, первые входы элементов Исключающее ИЛИ третьей группы соединены со вторым выходом дискриминатора и с первыми входами элементов Исключающее ИЛИ четвертой группы, а выходы соединены с первой группой входов первого мультиплексора, группа выходов элементов Исключающее ИЛИ четвертой группы соединена с группой входов второго мультиплексора, выход первого четырехразрядного накапливающего сумматора соединен с первым счетчиком, выход второго четырехразрядного накапливающего сумматора соединен со вторым счетчиком, вторая группа входов первого мультиплексора является кодом среднего отсчета, первый вход первого мультиплексора соединен с первым входом второго мультиплексора и третьим выходом дискриминатора, а группа выходов соединена с группой входов первого пятиразрядного накапливающего сумматора, вторая группа входов второго мультиплексора является кодом среднего отсчета, а группа выходов соединена с группой входов второго пятиразрядного накапливающего сумматора, выход первого пятиразрядного накапливающего сумматора соединен со входом третьего счетчика, выход второго пятиразрядного накапливающего сумматора соединен со входом четвертого счетчика, группы выходов первого, второго, третьего и четвертого счетчиков соединены с шестнадцатибитовой магистралью данных, группа входов регистра управления соединена с шестнадцатибитовой магистралью данных, а группа выходов соединена с группой входов дискриминатора, выход регистра управления соединен с первым входом третьего мультиплексора, первый вход регистра управления соединен с соответствующим выходом дешифратора адреса, первый вход регистра отсчета фазы кода соединен с соответствующим выходом дешифратора адреса, группа выходов регистра начальной фазы кода соединена со счетчиком фазы кода, первый вход регистра начальной фазы кода соединен с соответствующим выходом дешифратора адреса, первый вход дискриминатора соединен с генератором тактовой частоты, а второй вход соединен с выходом третьего мультиплексора, второй вход третьего мультиплексора соединен со вторым выходом генератора псевдослучайных последовательностей, а третий вход соединен с генератором повышенной точности кода, группа входов которого соединена с шестнадцатибитовой магистралью данных, вторая группа входов генератора повышенной точности кода соединена с соответствующими выходами дешифратора адреса, первый вход генератора повышенной точности кода соединен с выходом счетчика эпох, а второй вход соединен с выходом генератора тактовой частоты, причем генератор повышенной точности кода содержит регистр обратных связей, регистр начального вектора, двадцатипятиразрядный сдвиговый регистр, группу элементов И и группу элементов Исключающее ИЛИ, причем первый и второй входы регистра обратных связей соединены с соответствующими выходами дешифратора адреса, группа выходов регистра обратных связей соединена с группой входов группы элементов И, а группа входов соединена с шестнадцатибитовой магистралью данных и группой входов регистра начального вектора, первый и второй входы которого соединены с соответствующими выходами дешифратора адреса, а группа выходов соединена с группой входов сдвигового регистра, первый вход которого соединен со вторым входом генератора повышенной точности кода, первый вход которого соединен со вторым входом сдвигового регистра, третий вход которого соединен с выходом группы элементов Исключающее ИЛИ, а группа выходов сдвигового регистра соединена с группой входов группы элементов И, причем выход десятого разряда сдвигового регистра является выходом генератора повышенной точности кода, группа выходов группы элементов И соединена с группой входов группы элементов Исключающее ИЛИ, причем выход каждого элемента Исключающее ИЛИ в группе элементов Исключающее ИЛИ соединен со входом последующего элемента Исключающее ИЛИ.