Устройство передачи информации по волоконно-оптической линии связи Советский патент 1988 года по МПК G08C19/28 

i Li

со

О5 ел

ел

29 частоты, элемент И 30 и регистр 31. Устройство обеспечивает работу системы управления робототехническим комплексом или иным технологическим оборудованием в двух режимах: в копирующем, когда в качестве зада.ющих устройств непосредственно используются аналоговые и дискретные датчики, и в автоматическом, когда алгоритм и параметры сигналов управления задаются ЦВМ, причем во втором случае скорость передачи информации практически не ограничена. 1 з; п. ф-лы, 1 ил.

Изобретение относится к волоконно- оптическим системам передачи информации и может быть иснользовано в системах управления автоматизированным оборудованием и робототехническими комплексами. Цель изобретения - расширение области применения путем обеспечения сопряжения с ЦВМ и повышение быстродействия. Устройство содержит на передающей стороне аналоговый I мультиплексор, цифровой 2 мультиплексор, аналого-цифровой преобразователь 3, генератор 4 тактовой частоты, делитель 5 частоты,, передатчик 6, включающий в себя преобразователь 7 последовательного кода Н оптоэлектронный модуль 8, регистр 9 сдвига, волоконно-оптическую линию 10 связи, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ И, элемент НЕ 12, элемент И 13, первый коммутатор 14, второй коммутатор 15, третий коммутатор 16, элемент ИЛИ-НЕ 17, счетчик 18 адреса, на приемной стороне приемник 19, включающий в себя оптоэлектронный модуль 20 и преобразователь 21 линейного кода регистр 22 сдвига, буферный регистр 23,дешифратор 24 адреса, цифроаналоговые преобразователи 25|-25„, регистр 26, формирователь 27 им- гп льса записи, включающий в себя элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 28, делитель 55 (Л

Изобретение откосится к технике связи, а именно к волоконно-оптическим системам передачи информации, и может быть использовано для передачи и приема информации в системах управления автоматизи- pOiuiHHbiM оборудованием и робототехничес- кими комплексами.

Целью изобретения является расширение области применения нутем обеспечения сопряжения с вычислительной машиной и повышение быстродействия устройства.

На чертеже показана структурная блок- схема устройства.

Устройство передачи информации по во- локоппо-оптической линии связи содержит на передающей стороне аналоговый мультиплексор 1, цифровой мультиплексор 2, аналого-цифровой преобразователь 3, генератор 4 тактовой частоты, делитель 5 частоты, шредатчик 6, включающий в себя преобразователь 7 последовательного кода и оптоэлектронный модуль 8, регистр Эсдвига волокоппо-онтическую линию 10 связи, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11, элемент НЕ 12, элемент И 13, первый коммутатор 14, второй коммутатор 5, третий коммутатор 16, элемент ИЛИ - НЕ 17, счетчик 18 адреса, на фиемной стороне приемник 19, включающий в себя оптоэлектронный модуль 20 и преобразователь 21 линейного кода, регистр 22 сдвига, буферный регистр 23, дсп1ифратор 24 адреса, цифроаналоговые преобразователи 25i-25„, регистр 26, блок 27 формирователя импульса записи, включающий в себя элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 28, делитель 29 частоты, элемент И 30 и регистр 31.

Устройство работает следующим образом.

Генератор 4 тактовой частоты вырабатывает импульсы с фиксированной частотой, которые поступают на тактовый вход управляемого делителя 5 частоты. С первого выхода делителя 5 импульсы частотой 2f поступают на тактовый вход преобразователя 7 кода, с третьего выхода импульсы частотой f поступают на тактси ый вход регистра 9 сдвига с четвертого выхода импульсы частотой f(N-)-l) поступают на второй вход элемента ИСКЛЮЧАЮЩЕЕ

0

на второй вход элемента И 13, выхода импульсы частотой f-Mui на тактовый вход аналого- преобразователя 3, причем Ьии

таким образом, чтобы время

ИЛИ И и с второго поступают цифрового

выбирается

преобразования блока 3 было меньше или равно длительности цикла работы регистра 9 сдвига. Цри наличии логического «О на входе установки режима регистра 9 сдвига

он работает в режиме последовательного ввода. С выхода регистра 9 сдвига после- довате„чьный код поступает на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11, а с выхода этого элемента - на юследова- тельный вход того же регистра. При поступлении на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 импульса частотой F(NH) с четвертого выхода управляемого делителя 5 частоты 5 соответствуюн ий бит последовательного кода инвертируется. При поступлении этого же импульса па второй вход элемента И 13 одновременно с присутствием логической «1 на выходе регистра 9 сдвига на выходе элемента И 13 формируется импульс, который переводит регистр 9 сдвига в режим параллельного ввода, при5 чем в последний разряд блока 9 записывается логический «О, который поступает на носледний параллельный вход регистра 23. В соответствии с кодом адреса Таким образом, цикл работы параллельно- последовательного регистра 9 сдвига содер жит 2 (N + 1) бит информации, нричем в первой и второй половине цикла первые N бит идентичны, а последний, который играет роль синхроимпульса, инвертируется - в первой половине цикла в качестве синхроимпульса передается логический «О, а во второй - логическая «1. В соответствии с вышеизложенным на выходе элемента И 13 формируются импульсы с частотой следования f/2 (N+1), которые переводят блок 9 в режим парал40 . ie,;ibHoro ввода, а также запускают аналого-цифровой преобразователь 3 и поступают на вход счетчика 18 адреса. По заднему фронту этих импульсов изменяется кодовая комбинация на выходе счетчика 18

адреса, в соответствии с которой в режиме работы без ЦВМ .производится циклический опрос аналог ОВЕзЬх и дискретиых датчиков. С выхода счетчика 18 адреса кодовая комбинация адреса через третий коммутатор 16 подается м.ч шестой вход регистра 9, а также на адресные входы цифрового 2 и аналогового I мультиплексоров. Мультиплексированные аналоговые сигналы с выхода аналогового мультиплексора 1 поступают на аналоговый вход блока 3 и после преобразивания в цифро- вой код через второй коммутатор 15 подаются на пятый вход регистра 9 сдвига. Мультиплексированные сигналы с дискретных датчиков с выхода ци(})рового мультиплексора 2 через первый коммутатор .14 подаются на четвертый вход регистра 9. В режиме работы устройства с вычислительной машиной при поступлении сигнала на управляющий вход третьего коммутатора 16 кодовая комбинация адреса с ЦВМ через третий коммутатор 16 подается на шестой вход регистра 9 и на адресные входы цифрового 2 и аналогового 1 мультиплексоров - опрос дискретных и аналоговых датчиков производится в соответствии с алгоритмом, задаваемым вычислительной машиной. При поступлении управляющих сигналов на входы управления второго и первого коммутаторов 15 и-14 аналоговая информация в цифровой форме и цифровая информация соответственно через коммутаторы 15 и 14 подаются с вычислительной машины на. параллельные входы регистра 9 сдвига. При этом необходимая скорость передачи информации задается управляющим воздействием с вычислительной машины на вход управления делителя 5 частоты. Для обеспечения синхронного режима работы с вычислительной машины элемент ИЛИ-НЕ 17 формирует импульс начала цикла опроса датчиков (кадровый импульс) при наличии на выходе счетчика 18 адреса первой кодовой комбинации, а импульсы с выхода элемента И 13 также подаются на ЦВМ, сигнализируя о том, что информация считана, и устройство готово к приему новой информации. С выхода регистра 9 сдвига последовательный код поступает на информационный вход преобра- зователя 7 кода, на тактовый вход которого подаются импульсы частотой 2f с первого выхода управляемого теля 5 частоты. Преобразователь 7 чо- да осуществляет преобразование последо-- вательного кода без возвращения к ну:пю в линейный самосинхронизирующий код. который поступает на вход передающего оптоэлектронноро модуля 8, преобразующего электрические сигналы в оптические. Опти-; ческий сигнал с выхода передающего оп- тоэлектронного модуля 8 через волоконно-; рптиче.скую линию 10 связи поступает НЗ; Ьход приемного оптоэлектрон;ного модуля

осччцествляюлцего обратное ппеобразование. С выхода приемного оптоэлектронного модуля 20 линейный самосинхронизирующий код поступает на вход преобразователя 21 кода,

г который производит его преобразование в последовательный код без возвращения к иулю и выделение тактовой частоты. Последовательный код и импульсы тактовой частоты с выходов преобразователя 21 кода юступают на соответствующие входы регист ра 22 сдвига, который имеет -| 2 параллельных выходов, и, таким образом, на его первом и последнем выходах одновременно будут находиться биты кодовой посылки с одинаковыми порядковыми номера5 ми. .В э-лементе ИСКЛЮЧАЮЩЕЕ ИЛИ 28 блока 27 формирователя импульса записи происходит поразрядное сравнение соответ-- ствующих битов кодовой посылки из первой и второй частей цикла передачи. Прн их неидентичности на выхо20 де элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 28 появляется логическая «U ас приходом следующего тактового импульса на первом выходе регистра 31 также появляется логическая «1 и делитель 29 частоты сбра25

сывается в нуль. На выходе делителя 29

частоты логическая «1 появится только в том- случае, если N бит в первой и второй половинах цикла передачи будут идентичны. С приходом синхроимпульса, который постоянно инвертируется, на выходах эле- 30 мента ИСКЛЮЧАЮЩЕЕ ИЛИ 28 и делителя 29 частоты одновременно появляется логическая «1 и, таким образом, на выходе элемента И 30 - тоже. С приходом следующего тактового импульса на выходе буферного регистра 23 формируется импульс 35 записи, информация с первых выходов регистра 22 сдвига переписывается в буферный регистр 23. Если в кодовой посылке содержится ошибка -- с первой и второй частях цикла передачи какой-либо из ин- формаиионнь1х битов не совпадает - за- писи в буферной регистр 23 не происходит. .С второго выхода буферного регист- ра 23 код адреса поступает на вход дешифратора 24 адреса, который осуществляет распределение импульсов записи в дс ячейки регистра 26 цифровых сигналов и цифроаналоговые преобразователи 25i-25„. Информационный вход регистра 26 соединен с третьим выходом буферного регистра 23. В соответствии с кодом адреса информация с этого, выхода буферного гп регистра 23 записывается в определенные ячейки регистра 26 и сохраняется на его выходах в течение цикла изменения кода адреса. С первого выхода буферного регистра 23 информация поступает на информационные входы цифроаналоговых преоб- 55 разователей 25i-25„. В соответствии с кодом адреса информация записывает ея в регистр определенного цифроаналогового преобразователя 25i-25„, преобразуется в аналоговый сигнал и сохраняется на выходе цифре-: аналоговых преобразователей 25«-25п в течение цикла изменения кода адреса.

Таким образом, устройство обеспечивав, ет работу системы унравления робототех- нимеским комплексом или иным техноло- шишским оборудованирм в двух режимах:: ш копирующем, когда в качестве задающих пройств непосредственно используются амаиоговые и дискретные датчики, и в ав- тютмчтическом, когда алгоритм и параметры «ишналов управления задаются вычислительной машиной, причем во -втором случае скорость передачи информации практически:

10

регистра сдвига, к второму входу аналого-цифрового преобразователя, к входу счетчика адреса и является первым выходом устройства, выходы аналогового и цифрового мультиплексоров соединены соответственно с третьим входом аналогб-цифрозого преобразователя и первым входом первого коммутатора, второй вход первого комму- ,татора и первые входы второго и третье- ГО коммутаторов являются соответственно вторым, третьим и четвертым управляющими :входами устройства, третий вход первого ;Коммутатора и вторые входы второго и третьего коммутаторов являются .соответственно первым, вторым и третьим инфорческими процессами и оборудованием. Формула изобретения

не ограничена. Перечисленные свойства поз-i

воляют использовать устройство в самых «с мационнь1ми входами устройства, третий различных системах управления технологи- вход второго коммутатора подключен к выходу аналого-цифрового преобразователя, . выход счетчика адреса соединен с третьим входом третьего коммутатора и с входом ;элемента ИЛИ-НЕ, выход которого являёт- 20 ся вторым выходом устройства, на приемной стороне в него введены регистр сдвига, буферный регистр, дешифратор адреса, формирователь импульса записи и регистр, первый выход приемника соединен с первым

на приемной стороне с входом приемника, регистра сдвига, второй выход прии цифроаналогопьж преобразователь, отли-: подключен к второму входу речающееся тем, что, с целью расширения Р первому входу формирообласти применения путем обеспечения

.гистра сдвига соединен с вторым вхователя импульса записи, первый выход ре- .гистра сдвига соединен с вторым входом формирователя импульса записи, группа

сопряжения с вычислительной машиной и по-: выщения быстродействия устройства, в него введены на передающей стороне аналого- 30 ;выходов регисгра сдвига подключена к со- выи мультиплексор и цифровой мультиплек- ртветствующеи группе входов буферного выи мулыи11лсл..ин п U чн г.,1.гп1гм1Л1г-1:регистра, последний выход группы выходов

сдвига, элементы ИСКЛЮЧАЮ-: ; егист а сдвига соединен с третьим входом ШЕЬ ИЛИ, НЕ и И, генератор тактовой,формирователя импульсов записи пеовый

частоты, делитель частоты, счетчик адреса, трипа ic,/in П1пиулы,ии зйниеи, первый элемент ИЛИ-НЕ, выход генератора так- , буферного регистра подключен к объе- товой частоты подключен к первому входу 35 Диненным информационным входам тфроаналоговых преобразователей, второй и третий выходы буферного регистра соединены соответственно с информационными входами дешифратора адреса и регистра, группа адресных входов которого и адресные входы цифроаналоговых преобразователей подклю- чены к соответствующим выходам дешифратора адреса, выходы цифроаналоговых преобразователей и выходы регистра являются соответственно третьими и четвертыми

делителя частоты, второй вход которого является первым управляющим входом устройства, первый выход делителя частоты подключен к тактовому входу передатчика, информационные входы передатчика, элементов И, НЕ и ИСКЛЮЧАЮЩЕЕ ИЛИ сое- динень с выходом регистра сдвига, второй и третий выходы делителя частоты подключены соответственно к первым входам; аналого-цифрового преобразователя и регистра сдвига, четвертый выход делителя час- 45 выходами устройства, тоты соединен с тактовыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и И, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ; и НЕ подключены соответственно к второму

элемента ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно вторым и третьим входами формирователя импульса записи, выходы

информационные входы которых соединены с выходами соответствующих датчиков, выход элемента И подключен к седьмому входу

0

регистра сдвига, к второму входу аналого-цифрового преобразователя, к входу счетчика адреса и является первым выходом устройства, выходы аналогового и цифрового мультиплексоров соединены соответственно с третьим входом аналогб-цифрозого преобразователя и первым входом первого коммутатора, второй вход первого комму- ,татора и первые входы второго и третье- ГО коммутаторов являются соответственно вторым, третьим и четвертым управляющими :входами устройства, третий вход первого ;Коммутатора и вторые входы второго и третьего коммутаторов являются .соответственно первым, вторым и третьим инфорс мационнь1ми входами устройства, третий вход второго коммутатора подключен к выходу аналого-цифрового преобразователя, . выход счетчика адреса соединен с третьим входом третьего коммутатора и с входом ;элемента ИЛИ-НЕ, выход которого являёт- 0 ся вторым выходом устройства, на приемной стороне в него введены регистр сдвига, буферный регистр, дешифратор адреса, формирователь импульса записи и регистр, первый выход приемника соединен с первым

первому входу формиро.гистра сдвига соединен с вторым вхователя импульса записи, первый выход ре- .гистра сдвига соединен с вторым входом формирователя импульса записи, группа

;выходов регисгра сдвига подключена к со- ртветствующеи группе входов буферного :регистра, последний выход группы выходов

71413655g

элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и дели- ственно выход элемента ИСКЛЮЧАЮЩЕЕ теля частоты через элемент И подключеныИЛИ соединен с третьим входом рек второму входу регистра и неносред-гистра.