Аналоговое запоминающее устройство Советский патент 1981 года по МПК G11C27/00 

(54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

1

Изобретение относится к автоматике и вычислительной технике и может быть использовано в различных аналого-цифровых измерительных системах для исследования параметров быстропротекающих процессов.

Известно аналоговое запоминающее устройство (ЗУ), содержащее два накопительных элемента, например конденсатора, согласующий усилитель, блок управления и блок заряда flj

Недостатком данного устройства является ограниченная область применения, так как использование его в многоканальных аналоговьпс ЗУ связано с большими аппаратурными затратами.

Наиболее близким по технической сущности является аналоговое запоминающее устройство, содержащее ячейки памяти, каждая из которых содержит элемент заряда, эл.емент считывания и накопительный элемент, например конденсатор, одна из обкладок которого подключена к шине нулевого потенциала, другая - к элементу заряда и к входу -элемента считывания, управляющий генератор, вход которого является выходом устройства, генератор фонового тока, переключатель тока, один из входов которого подключен к выходу генераторал фонового тока, другие -К выходам таг ктового генератора, и выходной накопительный элемент, например кон10денсатор, одна из обкладок которого подключена к шине нулевого потенциала, другая - к выходу переключателя тока и к входу выходного согласующего лемента 2.

15

Сигналы, поступающие на вход многоканального аналогового запоиинаюдего устройства во многкх случаях содержат медленноменяющуюся паразита ную составляющую (фон), на которую

30 накладываются полезные сигналы. При этом величина фоновой составляющей может превышать полезный сигнал в несколько раз. Существенным является также то, что величина этой составляк цей не одинакова в различг ных каналах. Поэтому получаемое на выходе устрбйства амплитудное ра пределение входных сигналов содержит помеху, пропорциональную неоднороднойти фоновой составляклцей по каналам. Для повышения помехоустойчивости устройства необходимо устранить медленно меняющуюся соста ляккцую сигнала.Известным способом решения этой задачи является исполь зование разделительного конденсатора. Однако введение разделительного конденсатора в многоканальное анало говое-запоминающее устройство не представляется возможньм. Это объяс няется следующим. В данном устройстве датчиками входных сигналов являются генераторы тока, имеющие высокое выходное сопротивление (Ю Ом и выше),.например, фотоумножители, фотодиоды, трансформаторы тока и т.д. Поэтому при введении на входе устройства ра делительного конденсатора необходимо включить параллельно выходу датчика достаточно малое сопротивле ние - порядка 10 Ом- для обеспечен режима работы датчика по постоянному току. Это превращает датчик в ис точник напряжения и приводит к резкому повышению инерционности входно цепи устройства, так как при заряде накопительного конденсатора от гене ратора тока скорость заряда определяется только величиной выходного тока; датчика, а при заряде от генер тора напряжения - постоянной времен С (R;(+ Й)С, где R - входное соп ротивление- Генератора напряжения; входное сопротивление устройства; С - емкость накопительного конденсатора. Повышение инерционности входной цепи устрдйства приводит в свою очередь к появлению эффекта недозаряда накопйтель.ного конденсатора и увеличению погрешности пре образования сигналов. Таким образом данное техническое решение не может обеспечить устранение медленно ме:някяцейся паразитной составляющей сигнала при сохранении высокой точности работы устройства. Целью изобретения является повьш ние помехоустойчивости аналогового запоминающего устройства. Поставленная цель достигается тем, что в аналоговое запоминающее 94 устройство-, содержащее накопитель, первые входы ячеек памяти которого соединены со входами устройства, вторые входы ячеек памяти накопителя подключены к первому выходу пррвого генератора управлякицих сигналов, генератор тактовых сигналов, выходы которого соединены с одними из входов переключателя тока, другой вход переключателя тока подсоединен к выходу гег нератора фонового тока, первый выход переключателя тока соединен с шиной нулевого потенциала и с накопительным элементом, например, с одной из обкладок конденсатора, другая обкладка которого подключена ко второму выходу переключателя тока и ко входу согласуинцего элемента,, выход согласующего элемента соединен с выходом ycTf ройства, шину синхронизации, соединенную со входом первого генератора управлякицих сигналов, введенырегистр сдвига, второй генератор управляющих сигналов, элемент ИЛИ и вычитающий блок, входы которого соединены с выходами ячеек памяти накопителя, выход вычитающего блока подключен к другой обкладке конденсатора, третьи входы ячеек памяти накопителя соединены с выходом элемента ИЛИ, четвертые входы ячеек памяти накопителя подключены к выходам регистра сдвига, вход которого соединен с одним из выходов генератора тактовых сигналов, входы элемента ИЛИ подключены ко второму выходу первого генератора управляющих сигналов и к первому выходу второго генератора управляющих сигналов, второй вход которого подключен к пятым входам ячеек памяти накопителя, вход второгб генератора управляющих сигналов соединен с шиной синхронизации, а также тем, что каждая ячейка памяти накопителя содержит первый и второй накопительные элементы, например, конденсаторы, элементы заряда и элементы считьгаания, выходы которых соединены с выходами ячейки памяти, первые входы элементов считывания подключены к первому входу ячейки памяти, вторые входы элементов снитывания соединены с первы{4и обкладками соответствующих конденсатсров, вторые обкладки которых соединены с шиной нулевого потенциала, входам элементов заряда подключены соответственно ко второму, третьему, четвертому и пятому входам ячейки памяти, выход первого элемента заряда соединен с шиной нулевого потенциала, выходы второго и третьего элементов заряда подключены к п вым обкладкам соотвётствукидих конденсаторов. На чертеже представлена функциональная схема предложенного устройства. Устройство содержит генераторы у равляющих сигналов 1 и 2, генератор тактовых сигналов 3, накопитель 4, ячейки памяти 5. накопителя 4, пер вый и второй накопительные элементы, .например конденсаторы 6 и 7, элементы заряда 8-10, элементы считывания 11 и 12, накопительный элемент, например конденсатор-.13, регистр сдвига 14, согласующий элемен 15, генератор фонового тока 16, эле мент ИЛИ 17, вычитаюпщй блок 18, пе ключатель тока 19, шину синхрони эации 20 и шину нулевого потенциала 21 . Устройство работает следукнцим об :разом. В исходном состоянии транзисторы элементов заряда 9 и 10 закрыты, а транзисторы элементов заряда 8 открыты. При поступлении на вход генер торов 1 и 2 сигнала синхронизации генератор 1 вырабатьшает парафазные сигналы,которые через элемент ИЖ 1 закрывают транзисторы элементов заряда 8 и открывают транзисторы элементов заряда 10. На входы ячеек памяти 5 одновременно поступают п анализируемых сигналов, содержащих полезные сигналы с медленноменяющейся паразитной составляющей. . . - выходной ток; 3g - импульс полезного сигнала; Эп{ паразитная составлякщая. Накопительный элемент - конденсатор 6 заряжается до напряжения 1. с7 « «г -J:6,(i).Ci)di4ja.(t)ai т т т Накопленный в конденсаторе 6 заряд; Т - время, в течение которого транзистор элемента заряда 10 открыт, равное длительности импульса полезного сигнала. Управляющий генератор 2 отличается от генератора 1 только наличием внутренней задержки на время-Т, поэтому через время Т после срабатьгаания генератора 1, т.е. после окончания импульса полезного сигнала, гет нератор 2 выдает аналогичные пара- . фазные сигналы, повторно эакрываюоще транзистор элемента заряда 8 и открывающие элементы заряда 9, Накопительные элементы 6 заряжаются в течение времени Т током Лgy. Jni ДО напря -с, где ((i)3b Т т . Транзисторы элементов считывания 11 и 12 заперты в течение времени накопления и хранения информации. Режим считьгоания осуществляется последовательной подачей отпирающих импуль-гсов .от регистра сдвига 14 на базы транзисторов элементов считывания 11и 12 с частотой, определяемой частотой генератора 3. Заряды q.. и сц., накопленные в : ячейках памяти 5 попарно переносятся с помощью элементов считывания 12и 11 на входы блока 18. Посяедни,й производит операцию вычитания зарядов, в результате которой с выхода блока 18 в какопитёлышй элемент 13 поступает рАзностилй заряд Hf%rJ2r-S c((Wt-5a« {t)dt т т т . -fewодержащий информацию только о поезном сигнале 7ci без паразитной сотавляющей Зп . С накопительного лемента 13 через согласуюпдай элеент 15 сигнал поступает на выход стройства. Поддержание готовноси накопительных элементов 6 и 7 существляется предварительным счиыванием накопившихся в них параитных зарядов перед приходом анаизируемых сигналов. Поддержание е готовности выходного накопительг ого элемента 13 достигается непреывным прохождением через него фоноого заряда от генератора фонового ока 10 через переключатель 19. Введение в устройство блоков, позолякшщх проводить двухкратное наопление входных сигналов и затем ычитание медленно меняющейся паразитной составляющей повьшает помехоустойчивость аналогового запоминаюцего устройства и позволяет использовать его для обработки однократных сигналов наносекундного диапазо на в условиях, когда неоднородная по каналам фоновая составляющая превышает информационный сигнал в де- сятки раз 4 Формула изобретения 1. Аналоговое за поминаняцее уст. ройство, содержащее накопитель, первые входы ячеек памяти которого соед нены с входами устройства, вторые входы ячеек памяти накопителя подклю чены к первому выходу первого генера тора управляющих сигналов, генератор тактовых сигналов, выходы которого соединены с одними из входов переклю чателя тока, другой вход переключате ля тока подсоединён к выходу генера тора фонового тока первый выход переключателя тока соединен с шиной ну левого йотенциала и с накопительным элементом, например, с одной из обкяадок конденсатора, другая обкладка которого подключена ко второму выхо ду переключателя тока и ко входу сог ласующего элемента, выход согласующего элемента соединен с выходом устройства, шину синхронизации, соег диненную со входом первого генератора управляющих сигналов, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости устройства, в него введены регистр сдвига, второ генератор управлякхцих сигналов, злемент ИЛИ и вычитающий блок, входы которого соединены с выходами ячеек памяти накопителя, выход вычитающего блока подключен . к другой обкладке. конденсатора, третьи входы ячеек памяти накопителя соединены с выходом элемента ИЛИ, четвертые входы ячеек памяти накопителя подключены к выходам регистра сдвига, вход которого соединен с одним из выходов генератора тактовых сигналов, входа элемента ИЛИ подключены к второму выходу первого генератора управляющих сигналов и к первому выходу второго генератора управляющих сигналов, второй выход которого подключен к пятым входам ячеек памяти накопителя,.вход второго генератор ра управляющих сигналов соединен с шиной синхронизации. 2. Устройство по .п. I, отличающееся тем, что каждая ячейка памяти накопителя содержит первый и второй накопительные элементы; например, конденсаторы, элементы заряда и элементы считывания, выходы которых соединены с .выхо- дами ячейки памяти , первые входы элементов считывания подключены к, первому входу ячейки памяти-, вторые входы элементов считывания соединены с первьми обкладками соответствующих конденсаторов, вторые обкладки которых соединены с шиной нулевого потенциала, входы элементов заряда подключены соответственно к второму, уретьему, четвертому и пятому входам ячейки памяти, выход первого элемента заряда соединен с шиной нулевого потенциала, выходы второго и TpeTjbero. элементов заряда подключены к первым обкладкам соответствующих конденсаторов. Источники инфорамции, принятые во внимание при экспертизе 1, Авторское свидетельство СССР «562867, кл.СИ С 27/00, 1977. 2. Авторское свидетельство СССР по заявке № 2699727/18-24, . кл. G 11 С 27/00, 1978( прототип).

ГГ V:--1

11 r, ДГ

p