Перестраиваемый делитель частоты Советский патент 1983 года по МПК H03K23/00 

Изобретение относится к импульсной технике и предназнчено для использования в цифровых синтезаторах частоты.

Известен перестранваем зй делителн частоты, содержащий последовательно Г включенные счетчик импульсов, -группу элементов И, блок запоминания и цифровой компаратор, вторые входы которого подключены к выходам счетчика импульсов ll

Недостатком данного устройства является невозможность изменения скважности выходных импульсов при заданном коэффициенте деления.

Наиболее близким по технической сущности к предлагаемому является устройство для деления частоты, содежащее цифровой кслгааратор, элемент И триггер и счетчик импульсов, выходы которого подключены к первым входам цифрового компаратора, вторые входы которого подключены к первой шине управления, а выход - к первому входу элемента И, выход которого подключен к первому входу триггера Щ

Недостатком известного устройства является отсутствие возможности произвольного изменения скважности.

Целью изобретения является расширение диапазона изменения скважности выходного сигнала.

Поставленная цель достигается тем, что в пepecтpaивae вJй делитель частоты, содержащий цифровой компаратор, элемент И, триггер и счётчик импульсов, выходы которого подключен к первым входам цифрового компаратор вторые входы которого подключены к первой Шине управления, а выход - к первому входу элемента И, выход кото рого подключен к первому входу триггра, Еэедены блок формирования поправкл и элемент запрета, выход которого подключен к первому входу счетчика имлульсов, первый вход подключён к выходу цифрового компарат(а, а второй вход - к входной ишне и второму входу элемента И, выход которого подключен к второму входу счечика импульсов, выход переноса которого подключен к второму входу триггера, выход которого соединен с управлякхцим входом цифрового компаратора, причем выхода блока формирования поправки подключены к информационным входам счетчика импульсов, а входы - к второй шине управления.

На чертеже показана структурная схема устройства.

Перестраиваемый делитель частоты содержит цифровой компаратор 1, элемент 2 Н, триггер 3, счетчик 4 иьшульсов, блок 5 формирования поправки и элемент б запрета.

Устройство работает следукнцим образом.

Допустим, что произоашр срабатывание цифрового компаратора 1, т.е. содержимое счетчика 4 (NC) оказалось равным числу на первой шине управления (N() , при этом единичный потенциал с выхода цифрового компаратора, поступая на входы элементов 2 и 6, прекращает прохождение импульсов входной частоты FQ на счетный вход счетчика 4 и разрешает запись кода с выхода блока 5 в счетчик 4. Следунадий после такта сравнения импульс FO производит запись кода поправки (N ), величина,которой формируется блоком 5 в соответствии с вьоэажением

.Nj ( )-H-(Hj4l)Vl..N2+2,

где ,h - разрядность счетчика 4, и представляет собой увеличенный на единицу дополнительный код величины М . Увеличение на единицу здесь связано с тем, что импульс записи кеда поправки выделяется из последовательности счетных.импульсов, уменьшая их количество на один импульс.

По заднему фронту импульса запи си счетчик 4 устанавливается в состояние, равное Ng, а триггер 3 - в . состояние О, блокирую тем самым блок 1. Нулевой потенциал с выхода блока 1 разрешает прохождение на вход счетчика 4 через элемент 6 импульсов ff) . Импульс переноса счетчика 4, сформированный через время, равное {N 2-1) «TO (здесь, , TO«I/ O ) от момента ввода кода поправки, переключает триггер 3 свс«й задним фронтетл в положение 1, деблокируя тем самаы блок 1. Задним фронтом импульса, отстоящего от импульса переноса на время (), состояние счетчика- 4 равно N. и следукиций ()-и импульс с выхода элемента 2 и своим задним фронтом вводит поправку Hjf в счетчик 4 и устанавливае триггер 3 в состояние О, после чего работы перестраиваемого делителя частоты повторяется.

Частота сигнала , снимаемого с единичного выхода триггера, определяется периодом , равным

(()b так как вых /«о . т

FO

W

где kg - требуемый коэффициент деления .

Частота F сигналов переноса с выхода счетчика 4 и частота Г импульсов ввода поправки с выхода элемента 2 И одинаковы и равны F..a а их относительный сдвиг определяет

длительность выходного импульса (Nj -1 ) Тд и .длительность паузы С (NI+I) Те выходного сигнала При этом целочисленные величины

I и Nj могут эглаваться любыми в

N

диапазонах

2 -2

Отсюда, величина коэффициента деления может изменяться в следующих пределах

,4 N t 2.

Предложенное устройство позволяет при одном и том же значении коэффициента деления kg N , изменяя .величию Ч я Н, получить различные :СОотН( длительности и паузы

выходного сигнала, т.е. изменять скважность сигнала. Значение скважности зависит от величин N и N/7

N,4 N2

и определяется соотнсялением

Таким образе, предлагаемый перестраиваемый делитель частоты облачдает расширенными функционгшьными возможностями, так как в нем обес0печивается произвольное задание не только частоты выходного сигнала, но и его скважности, потому что iпериод следования в лсодного сигнала зависит от заданного коэффициента деления, представленного двумя состав5ляющими, одна из которых определяет длительность выходного импульса, а другая - длительность паузы. Кроме того, в нем можно получить две сдвинутые на заданное время последова0тельности импульсов одингисовой частоты.

ПЕРЕСТРАИВАЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ, содержащий цифровой компаратор, элемент И, триггер и счетчик импульсов, выходы которого подключены к первой группе входов цифрового компаратора, вторая группа входов которого подключена к первой шине управления, а выход - к первому входу элемеита И, выход котсчрого подключен к первокц входу триггера. i4-:fh4:t FO F tt t-p тг отли чающийся тем, что, с Целью расширения диапазона изменения скважности выходного сигнала, в него введены блок формирования поправки и элемент запрета, выход которого подключен к первому входу счетчика импульсов, первый вход подктвочен к выходу цифрового ксмпара; тора, а второй вход - к входной шине и второму входу элемента И, выход подключен к вт. входу счетчика иьшульсов, вшсод переноса которого подключен к второму входу триггера, выход которого соединен с управляющим входом цифрового компаратсфа, причем выходы блока формирования погфавки подключены к инфс мационным выходам счетчика импульсов, а входы - к второй шине управления. Г вы)((Рг) Fl