4i О) QD СП О) Изобретение относится к многоканаль ным системам связи и предназначено дл приема асинхронных импульсных последо вательностей с двусторонним согласованием скоростей,, Известен приемник команд согл(асовавия .скоростей, содержащий опознавагель команд, анализатор и корректор ош 6ок« включенный параллельно анализатору tl J. Однако известное устройство не мож корректировать искажения команд, возни кающие при перерывах, превышаюпшх . дпительность нескольких команд, коррек же осуществляется с помощью специального дополнительного канала,что снижа ет пропускную способность канала связи Цель изобретения - повышение помех устойчивости приема команд. . Для достижения поставленной цели в .приемник команд согласования скоростей в устройствах асинхронного сопряжения, содержащий опознаватель команд, анализатор, корректор ошибок, введены два элемента И, датчик команд, элемент памяти и декодер, синхронизирующий вход Kojroporo соединен с синхронизирующим входом опознавателя команд и датчика команд, а информационный вход декодера соединен с инфopмaциoнньпv входом опознавателя команд, первый и второй выходы которого соединены с одними входами элементов И, два вы код а которых соединены с взсодами датчика команд, оба выхода которого соединены с входами анализатора, при этом выходы анализатора соединены с входами элемен та памяти, выходы которого соединены с шестым и седьмым входами корректора ошибок, а третий и четвертыйвходы которого соединены с первым и вторым выходами опоенавателя соответственно, причем первый и второй входы корректора ошибок соединены с первым выходсы декодера, второй выход которого соединен с пятым входом корректора ошибок, выход которого соединен с другими входами элементов И. На чертеже приведена структурнай элекг рическая схема предлагаемого устройства Приемник команд согласования скоростей содержит опознаватель 1 команд, декодер 2, корректор 3 ошибок, дат: -т чик 4 команд, элемент 5 памяти, анализатор 6, элементы И 7 и 8, Опознаватель 1 команд представляет собой счетчик.емкостью равный половине длины команды. Если количество импульсов команды меньще половины. общего числа символов в команде ь , то принимается решение, что передана команда Убавить (-), если больше половины значит передана команда Добавить (+). Декодер 2 выполнен в виде регистра на п разрядов и дешифратора опредепеняных комбинаций в соответствии с выбранным критерием оценки правильности команд. Например, при h 7 критерием ошибочно принятой команды могут служить все комбинации с числгаи четырех еди- ниц и трех нулей, либо четырех нулей и трех единиц. Датчик 4 команд представляет собой счетный триггер, работающий синхронно с опознавателем 1 команд. Корректор 3 ошибок выполнен на триггере с логическим управлением по входу. Устройство работает следующим образом. Команды из канала связи поступают на информационные входы опознавателя 1 команд и декодера 2. Опознаватель 1 формирует из сигналов команды Добавить и Убавить по преобладанию единиц или нулей на длине команды. При отсутствии сигнала на выходе декодера 2. корректор 3 ошибок разрешает прохождение команды, сформированной опоэнавателем 1 команд,через элемениз И 7 и 8 на вход датчика 4 команд, С выхода датчика 4 команды noc-.i тупают на вход .анализатора 6, который анализирует знак команды и выдает его на элемент 5 памяти, который запоминает текущий знак команды. Известно, что текущий знак команды для каждого конкретного абонента является величиной постоянной и зависит от направления временного сдвига в устройствах асинхронного сопряжения. Поэтому нет необходимости в передаче знака команды по дополнительному каналу, так как знак команды определяется по виду безошибочно принятых сдвоенных команд, приходящих из канала связи. При перерыве в канале связи декодер 2 фиксирует ошибки в команде по наличию разноименных двоичных знак1эв на длине команды. Критерием наличия ошнбкй могут служить появление комбинаций, в которых имеются символы разного значения, а также сигнал Стирание. Сигнал с выхода декодера 2 воздействует на корректор 3 ошибок, который через элементы И 7 и 8 блокирует прохождение сигналов на датчик 4 команд, в резуль3 10469564
тате чего последний переходит в режимзависит от знака команды, запомненного
автономной генеращ1и последовательностиэлементов 5 памяти и текущего знака
чередующихся импульсов ч- + - + -,..команды, принимаемой опоэнаватеПри восстановлении канала связи кор-лем 1. Это позволяет со сдвигом
.ректор 4 ошибок ло сигналу Верно, во времени, равным длительности
принятому из декодера, 2, разрешает про-перерыва, безошибочно восстановить
хождение сигналов команды с опознава-последовательность передаваемых котедя 1, причем момент восстановленияманд.
название | год | авторы | номер документа |
---|---|---|---|
Приемник сигналов команд согласования скоростей | 1983 |
|
SU1145486A1 |
Устройство передачи и приема команд согласования скоростей | 1989 |
|
SU1793553A1 |
МНОГОКАНАЛЬНОЕ ПРИЕМОПЕРЕДАЮЩЕЕ УСТРОЙСТВО С ВРЕМЕННЫМ РАЗДЕЛЕНИЕМ ЦИФРОВЫХ АСИНХРОННЫХ КАНАЛОВ | 1989 |
|
RU2033695C1 |
Пороговый декодер сверточного кода | 1986 |
|
SU1443180A1 |
УСТРОЙСТВО ВРЕМЕННОГО ГРУППООБРАЗОВАНИЯ | 2006 |
|
RU2306674C1 |
Система передачи и приема асинхронных цифровых сигналов | 1986 |
|
SU1317674A1 |
Приемник команд согласования скоростей | 1986 |
|
SU1345363A2 |
Устройство контроля необслуживаемых усилительных пунктов | 1982 |
|
SU1125752A2 |
Устройство для асинхронного сопряжения каналов связи | 1977 |
|
SU748896A1 |
Устройство для автоматического контроля межстанционных участков телеграфной сети связи | 1981 |
|
SU1070701A1 |
ПРИЕМНИК КОМАНД ССТЛАСОВАННЯ СКОРОСТЕЙ В УСТРОЙСТВАХ АСИНХРОННОГО СОПРЯЖЕНИЯ, содержа. ший опознавагель команд, анализа гор, корректор ошибок, отличающийс я тем, что, с целью повышения помехоустойчивости, в него введены два элемента И, датчик команд, элемент памяти и декодер, синхронизирующий вход кото- : рого соединен с синхронизирующим входом опознавателя ксяланд и датчика команд, а информационный вход декодера соединен с информационным входом опознавателя команд, первый и второй I выходы которого соединены с одними входами элементов И, два выхода которых соединены с входами гсдатчика команд, оба выхода которсяо соединены с входами анализатора, при этом выходы анализатора соединены с входами элемента памяти, выходы которого соединены с шестым и седьмым входами корректора ошибок, третий и четвертый входы которого соединены с первым и вторым выходами опознаватеия соотвественво, причем первый и второй входы корректора ошибок соедине§ ны с первым выходом декодера, второй выход которого соединен с пятым, вход корректора ииибок, выход которого соединен с другими входами элементов И.
Авторы
Даты
1983-10-07—Публикация
1981-02-12—Подача