Преобразователь кода Советский патент 1983 года по МПК H04L3/02 H04L1/10 

1 Изобретение относится к технике связи и может быть использовано для декодирования сигналов, передаваемы по линейным трактам цифровых систем передачи в кодах высокой плотности. По. основному авт.св. 965001, и вестен преобразователь кода, содержащий блок разделения полярностей, выходы которого подключены к входам анализатора чередования полярностей сигнапд, элемент ИШ, элемент задержки, и -разрядньй регистр сдвига выходы (1-1) разрядов которого подключены к входам дешифратора, при . этом выход, блока разделения полярностей через элемент.ИЛИ подключен к входу И -разрядного регистра сдвига, выход анализато ра чередования полярностей сигнала через определи-: тель чередования нарушения полярностей сигнала.подключен к соответствующему входу дешифратора, вых-од которого через элемент задержки под ключен к входам установки нуля соответствукщих разрядов И -разрядного регистра сдвигаfl). Недостатком известного преобразователя кода является низкая точ- ность определения огаибок. Цель изобретения - повышение точ ности путем .исключения ложных ошибок, вызванных вставками при формировании кода НДВ- И на передаче. Поставленная цель достигается те что в преобразователь Кода, содержащий блок разделения полярностей, выходы которого подключены к входам анализатора чередования полярностей сигнала, элемент ИЛИ, элемент задержки, Ц -разрядный .регистр сдви-. га, вызсоды (1-1) разрядов которого подключены к входам дешифратора, пр этом вь«од. блока разделения полярностей через элемент ИЛИ подключен ко входу я разрядного регистра сдв га, выход; анализатора чередования полярностей сигнала через определитель чередования нарутения полярностей сигнала подключен к соответствующему входу дешифратора, выход которого через элемент задержки йод ключен к входам установка уля соо ветствующих разрядов И -разрядного регистра сдвига, введены триггер,и последовательно соединенные допол нительный элемент ИЛИ, дополнительный элемент задержки, инвертор и эл мент И, при этом выходы анализатора чередования полярностей сигналу под 162 ключены к -входам дополнительного эле- мента ИЛИ, выход дешифратора подключен к одному из входов триггера, к другому входу которого подключен выход дополнительного элемента задержки, а выход триггера подключен к другому входу .элемента И. На чертеже изображена структурная схема предлагаемого преобразователя кода. Преобразователь кода содержит блок 1 разделения полярностей, элемент ilTII ., дополни т ел элемент ИЛИ 3, Л -разрядный регистр 4 сдвига, дегаифратор 5, анализатор 6 чередования полярностей сигнала, определитель 7 чередования нарутения Полярностей сигнала, элемент 8 задержки и селектор 9 ощибок, при этом в состав анализатора 6 чередования полярностей сигнала входят триггер 10 и элементы И Пи 12, в состав определителя 7 чередования нарушения полярностей сигнала входят триггер 13, элементы И 14 и 15 и элемент ИЛИ 16, а в состав селектора 9 ошибок входят триггер 17, например D -триггер, дополнительный элемент 18 задержки, инвертор 19 и , элемент И 20. Преобразователь работает следующим образом. , Трехуровневый сигнал (+1, О, -1) поступаклций на вход блока 1 разделения полярностей, преобразуется в две последовательности импульсов,, соответствуюрше положительным и отрицательным импульсам входной пос.ледовательности. Анализатор 6 чередования полярносте; сигнала формирует один (и) импульс на соответствующем выходе при поступлении ,двух ( h +1) импульсов Одной полярности на соответствующем входе. Первый импульс переводит триггер 10 в .соответствующее состояние, открьшая, например элемент И 11, через который проходит второй и последующие импульсы. На выходе элемента ИЛИ 2 формируются импульсы соответствующие нарушениям биполярности сигнала. Определитель чередования нарушения полярностей сигнала, П -разрядный регистр 4 сдвига, дешифратор 5 и элемент 8 задержки представляют собой узел обнаружения вставки. Вставка определяется по совпадению факта дешифрации комбинации вставки и на{личин чередования знака импульсов

ПРЕОБРАЗОВАТЕЛЬ КОДА по авт.св. № 965001, отличающийся тем, что, с целью повы- , шения точности путем исключения ложных ошибок, вызванных вставками при формировании кода НДВ-п на передаче введены триггер, и последовательно соединенные дополнительный элемент ИЛИ, дополнительный элемент задержки, инвертор и элемент И, при этом выходы анализатора чередования полярностей сигнала подключены ко входам дополнительного элемента ИЛИ, выход дешифратора подключен к одному из входов триггера, к другому входу которого подключен выход дополнительного элемента задержки, а выход триг. гера подключен к другому входу, элемента Ич ел 4) СО О)