Корреляционное устройство для определения запаздывания случайного сигнала Советский патент 1983 года по МПК G06G7/19 

Изобретение относится к специализированным средствам вычислительной техники, предназначенным для измерения запаздывания во в емени случайного сигнала, и может быть использовано при определении параме ров дрейфа ионосферных неоднородностей в реальном времени для оценки знака и величины запаздывания прохождения фединга между двумя антеннами, обнаружения сигналов на фоне помех, в радиодальнометрии, в измерительной технике при экспериментальном исследовании случайных сигналов. Известно устройство для определения постоянной времени нелинейных инерционных объектов, содержащее генератор симметричного сигнала,два идентичных блока формирования коэффициентов, пропорциональных первгал и вторым проиэводнкм исследуемых сигналов, три инвертора, четыре управля« олх ключа, два интегросуммато ра, формирователь управлякяцего сигнала, два интегрос5 лматора, perHCTp руккцее устройство, причем выходы первого и в.торого ключей соединены с соответствуизщими входами первого интегросу юиатора, вахо)ял третьего и четвертого ключей - с соответству щими входами второго интегросумматчэра, входы второго и четвертого кл ча-с выходом первого и второго ин вертора соответственно, а выход третьего инвертора - с управлшощими уходами первого и третьего ключей Недостаток этого устройства - де терминированность входного сигнала (пробный сигнал специальной формы), при.этом оно не может испольэоватьсяг при исследовании случаных сигналов. Наиболее близким по технической сущности к предлагаемому является корреляционное устройство для определения запаздывания случайного сиг наша, содержащее четыре фильтра нижних частот (ФНЧ), вход первого из котоЕшх является первым входом устрюйства, а выход соединен с входсм второго ФНЧ, вход третьего ФЯЧ является вторым входом устройства, а выход подключен к входу четвертого ФНЧ, , два блоха вычитания, выход первого блока вычитания соединен с первЕ«( вход) блока умножения, выход которого через последовательно соединенные блок усреднения и блок управления подключен к управлякнЕдему входу линейного преобразователя, выход которого подключеА к инвертирующему входу первого блока вычитания, неинвертирующий вход которого подключен к выходу второго блока вычитания, при чем в устройсфве введен масштабный инвертор, вход которого подключен к второму входу устройству, а выход соединен с первым входом сумматор / второй вход которого объединен с инвертирующим входом второго блока вычитания и подключен к выходу третьего ФНЧ, неинвертирующий вход первого, блока вычитания соединен с выходом четвертого ФНЧ, выход сумматора подключен к входу лийейного преобразователя, а выход второго ФНЧ к второму входу блока умноженияC2J. Недостатками устройства являются невозможность оценки знака задержки случайного сигнала, что ограничивает применение его для оценки направления и скорости дрейфа ионосферы методом радиолокации в реальном масштабе времени и сложность технической реализации канала измерения, обусловленная последовательным соединением блока умножения и линейного преобразователя с блоком управления, так как высокая точность измерения достигается обеспечением прецизионности этих блоков. Ограничение точности связано также с необходимостью предварительного дифференцирования случайных сигналов, что ухудаиет помехоустойчивость. Целью изобретения является повышение точности и помехоустойчивости измерения запаздывания случайного сигнала. Указанная цель достигается тем, что в корреляционное устройство для определения запаздьшания случайного сигнала, содержавшее.-два блока фильтров, каждый из содер- . жит интегросумматор, первый вход которого является входом блока, и последовательно соединенные интегратор и элемент НЕ, выход которого подключен к второму входу йнтегросумматсра и является первым выходсм блока, вход интегратора объединен с третыш входам иитегросумматора и является выходом блока, входы первого и второго блоков фильтров являются соответственно первьм и информационными входами устройства, сумматор, первый и второй блоки вычитания, регистратор, состоящий иэ последовательно соединенных блока деления и блока индикации, выход которого являетвя выходом устройства, введены усилитель-ограничитель , первый , второй и третий элементы И,триггер, первый и второй ключи, первый и второй интеграторы, причем первые выходы первого и второго блоков фильтров соединены соответственно с неинвертированншли входами первого и второго блоков вычитания, инвертирующие входы которых объединены с первым и вторьил входами сумматора соответственно и ; подключены к выходам первого и второго блоков фильтров соответственно, выход первого блока вычитания через, усилитель-ограничитель соединен с информационными входами первого, второго и третьего, элементов И, управляющие входы первого и второго элементов И являются входами сигналов пуска и останова устройства соответственно, а выходы соединены с единичн : и нулевым входами триггера соответственно, единичный выход которого соединен с управляющим входом третьего ,элемента И, выход которого соединен с управляющими входами первого и втор го ключей, информационные входа которых подключены к выходам второго. блока вычитания и сумматора соответ ственно, а выходы через первый и BT рой интеграторы соответственно подключены к соответствуюпдам входгил блока деления регистратора. На фиг. 1 представлена блок-схема устройства; на фиг. 2 - временные диаграммы работы устройства. Устройство содержит два блока 1 и 2 фильтров, кэлдфй из со(держит интегросумматор 3, интегратор 4, элемент НЕ 5, первый вход интегросумматора 3 является входом блока, а ыход интегросукма тора 3 соединен с его BTOPIM входом и через последовательно соедине н,ые интегратор 4 и элемент НЕ 5 подключен к его тертьему входу, тре тий вход и выход интегросуяматора 3 являются соответственно первым и вт ixiM выходами блока. Входы первого и второго блоков 1 и 2 фильтров являются соответствевн первым и втором инфосякационшАШ вхо дами устройртва, первые выходя первого и BToiioro блоков 1 и 2 фильтров соединены соответственно с неин вертированшяк входами первого и вто рого блоков 6 и 7 вычитания, инверт руюьше входы которых объединены с первым и втором входами сумматора 8 соответственно и подключены к выходам первого и второго блоков 1 и 2 фильтров. Блок 6 вычитания через усилитель-ограничитель 9 соединен с информационными входами первого, второго и третьего элементов И 10 - 12. Выходы элементов И 10 и 11 соединены соответственно с единичным и нулевьм входом триггера 13, единичный выход которого подключен к управляющему входу элемента И 12. Управляющие входы элементов И 10 и 11 являются входами пуска и останова устройства соответственно. Выход элемента И 12 подключен к управляющим входам ключей 14 и 15, информационные входы которых подключены к выходам сумматора 8 и блока 7 вычитани;Г соответственно. Устройство со держит также интеграторы 16 и . Регистратор 18 содержит последовав ельно соединенные блок 19 деления и лок 20 индикации (вольтметр)/ вы од которого является выходом уст- ойства. Выходы ключей 14 и 15 через нтеграторы 1б и 17 подключены к пераму и второму входам блока 19 деения. Предлагаемое устройство работает ледукшо1м образе. На вход первого блок 1 фильтров оступает случайный сигнал x(t),Ha ход второго блока 2 фильтров - слуайный сигнал у(t). С достаточной пя инженерной практики точностью ператор запаздывания можно аппрок- симировать рядом Паде второго поряда что соответствует линейному диферешщальному уравнению (t)t 7-ЬТтг-И2х(1), (1) dt dt . где Т - неизвестный параметр, харак теризувций знак и величину запазфтания) (t)ilH .. iy(t; - контролируемые случайные сигнгищ. Обрабатывая сигнал x(t) и y(t) оператором скальзях|ей мoдyJrapylIяaeй функции, например, в виде фильтра Пуассона (блсжи фильтров 1 и 2 выполнены в виде последовательно соединенных интеграторов с промежуточными обратшми связти), можно иепрерывио фсфмяррвать сигналы и,- (t) и C,Ht) , котсчрсм пропорциональны коэффициента квадратного алгебраического уравнеиия, в котором неизвёстнш является запаздывание Т. 3(t) -UjCt)) +61-(C ..(t) +U- (t)) 12(U(t)(t)), 2 2) . ,2, dC. причем dt +11 Введем, обозначения Z(t)Cj(t)-Uj(t) Z2()+u(t) . Z(t)U((t) Переменная Zj(t) непрерывно формируется на выходе сумматора 8, а ) - на выходе второго блока 7 вычитания, с целью повьвиения точности, используя способ повторной модуляции, умножим коэффициенты уравнения (2) на сигнал signrz/J(t)J и проинтегрируем на интервале от tj до tz , причем в эти моменты времени Z(i;)0 или проходит через ноль. Сигнал )C2(t)-U2(t) непрерывно формируется на выходе первого блока 6 вычитания. Так как Z3(( Поэтому нет необходимости формирова ь Zj (t), что упрощает техни ческую реализацию устройства. Кроме того, квадратное алгебраи ческое уравнение (2) относительно неизвестного запаздывания tв момен времени t, как показано на времен ной диаграмме сигналов (фиг.2),упрощается до уравнения с одним неизвестньмТ. Знак и величину эапазд вания можно определить в момент в мени tj по формуле 2 )5ig-n z(tlJdi ) 2(t)s, Точность оценки С можно определи если статистически накапливать инфор цию на интеграторах 16 и 17, замык ключи 14 и 15, когда сигнал на вых де усилителя-ограничителя 9 равен )+l. Тогда d2, (t)(t)Jt -О На временной диаграмме (фиг. 2) показано, что на интервале Т на ин теграторах 16 и 17 накопилась информация двух информативных подинтервалов () и () , на каж уМ дом из которых можно получить оценку запазднванияТ.д соответстГвии с выражением (3) . Сигнал Z2(t) с выхода первого блока 6 вычитания поступает на усилитель-ограничитель 9. Выход усилителя-ограничителя 9 ч,ерез элементы И 10 - 12 и триггер 13 управляет ключами 14 и 15. Причем запуск осуществляется в момент времени t, когда сигнал на выходе усилителяограничителя 9 (t). Интеграторы 16 и 17, находящиеся первоначаЛьно в исходном состоянии, после замьосання ключей 14 и 15 интегрируют сигналы Z(t) и Zj (t) до момента времени t.,когда сигналы Z2(t) изменяют знак на отрицательный (t)J 0 , что контролирует третий элемент И 12. Интервал статистического накопления информаци относительно неизвестного параметра соответствии с уравнениями (3) определяется внешними сигналами Пуск и Стоп, которые поступают на управляющие входы элементов И 10 и 11. Триггер 13 срабатывает, когда сигнал на выходе усилителя-ограничителя 9 нулевой, Сигналы с выходов интеграторов 16 и 17 коммутируются на блок 19 деления, и на вьрсоде вольтметра 20 считывается знак и величина запаздывания t: случайного сигнала. Точность измерения повЕялается как за счет упрощения конструкции (в калалах статистического накопления информации о Зсшаздывании, линейные блоки типовые, например, интеграто,сумматоры блоки вычитания),так и соответствующим выбором интервала измерения, ко тоскуй может быть адаптивный, что улучшает помехоустойчивость.

КОРРЕЛЯЦИОННОЕ УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЗАПАЗДЫВАНИЯ СЛУЧАЙНОГО СИГНАЛА, содержащее- два блока фильтров, каждый из которых содержит интегросумматор, первый вход которого является входом блока, и последовательно соединенные интегратор и элемент НЕ, выход которого . подцслючен к второму входу интегросумматора и является первый выходом блока, вход интегратора объединен с третьим входом интегросумматора и является вторым выходом блока, входы первого и второго блоков 4 ильтров являются соответственно первым и вторьм информа1щонш и входами устройства, сумматор, первый и второй блоки вычитания, регистратор, состоящий из последовательно соединенных блока деления и блока индикации, выход которого является выходом устройства, отличающееся тем, что, с целью повышения точности и помехоустойчивости, в него введены усилитель-ограничитель, первый, второй и третий элементы И, триггер, первый и второй ключи, первый и второй интеграторы, причем первые входы первого и второе го блоков фильтров соединены соответственно с неинвертирова.нньвли входси и первого и второго блоков вычитания, инвертирующие входы которых объединены с первьвл и вторым входами сумматора соответственно и подключены к вторым выходам первого и второго блоков фильтров соответственно, выход первого блока вычитания через усилитель-ограни(Л читель соединен с информационными входами первого и второго элементов И, управляющие входы первого и второго элементов И являются входами сигналов пуска и останова устрой ства соответственно, а выходы соединены соответственно с единичньвл и нулевьм входс1ми триггера, единичный выход которого соединен с упда равляющим входом третьего элемен1чЭ to та И, выход которого соединен с управлякицими входами первого и второго ключей, информационные входы которых подключены к выходам второго блока вычитания и сумматора соответК4 ственно, а выходы через первый и второй интеграторы соответственно «(эдключены к соответствующим входам блока деления регистратора.