Адаптивное регулирующее устройство Советский патент 1983 года по МПК G05B13/02 

Изобретение сзтносится к автоматическому управлению и регулированию, в частности к адаптивным системгм регулирования, и может быть использовано для построения систем управления техническими объектами, например сталеплавильйьми агрегатами, которые содержат чистое запаздывание и подвержены влиянию неконтролируемых возмущений с существенно нестац онарными статистическими свойствами Известен регулятор с косвенные измерением возмуйений, содержащий первый блок сравнения, блок задержки и последовательно включенные обратну модель объекта без запаздывания и второй блок сравнения, второй вход которого соединен с выходсяи блока задержки l . Недостатком данного регулятора является низкая точность регулирования при наличии относительно выссЗкочастотньк возмущений. Наиболее близким к предлагаемому является регулятор, содержащий блок задержки, последовательно включенные первый блок сравнения, фильтр низкой частоты, обратную модель объекта без запаздывания, второй блок сравнения и зкстраполятор,выход которого соеди нен через блок задержки с вторым входом второго блока сравнения. При функционировании регуляторав первом блоке сравнения из сигнала о выходной переменной объекта вычитается сигнал о ее заданнс 1 значении. Псмехи измерения подавляются фильтром низкой частоты, выходной сигнал кото рого подается через обратную модель объекта без запаздывания на второй блок сравнения, где вычитается из задержанного на интервал времени чистого запаздывания сигнала об управляющем воздействии, в результате получается сигнал об оценке Идеального управляющего воздействия, который экстраполируется на предстоящий момент управления 2J . Известный регулятор характеризу : ется низкой точностью регулирования заключающегося в поддержании выходной переменной в заданном диапазоне Это обусловлено тем, что управляющее воздействие вырабатывается независимо от того, находится выходная переменная в середине заданного диапазона или на его границе. Цель изобретения - повышение точности регулирования. Поставленная цель достигается тем, что в адаптивное регулирующее устройство, содержащее первый блок згщержки, последовательно включенные первый блок сравнения, фильтр низкой частоты, обратную модель объекта без запаздывания и второй блок сравнения, соединенный BXC«C I с выходом первого блока задержки, введены первый и второй задатчики, первый инвертор, первый и второй блоки памяти, первый и второй масштабирующие блоки, первый сумматор, последовательно включенные дифференциатор, второйблок задержки, первый логический элемент И, первый таймер, третий блок памяти, третий масштабирумций блок, первый блок сравнения, второй логический злемент И и переключатель, последовательно соединенные третий блок задержки, второй инвертор, третий логический элемент И,.второй таймер,, четвертый блок памяти, четвертый масштабирующий блок, второй блок умножения, третий сумматор и четвертый блок сравнения, последовательно соединенные пятый блок памяти и пятый блок сравнения, последовательно включенные шестой блок памяти и шестой блок сравнения, выход второго блока сравнения соединен .с входом дифференциатора и с входами пятого и шестого блоков памяти, выход дифференциатора соединен с входом третьего блока задержки, вторым входом третьего логического элемента И и через первый инвертор с вторым вхбдом первого логического элемента И, вЫход которого подключен k управляющим входам первого, третьего и пятого блоков памяти, выход третьего логического элемента И подключен к управляющим входам второго, четвертого и шестого блоков памяти, выход пятого блока сравнения подключен к второму входу первого блока умножения,, выхся первого блока памяти соединен свторыми входами памя- . го блока сравнения и второго сумматора , выход которого подключен к входу первого блока памяти, первому информационному входу переключателя и через последовательно соединенные первый масштабирующий блок и первый сумматор к второму информационному входу переключателя, вы- ход первого задатчика соединен через третий блок сравнения с вторым входам переключателя, вЫход шестого блока сравнения соединен с вторым входом BTopoi o блока умножения,выход второго блока памяти соединен с вторыми входами шестого лока сравнения и треЛего сумматора, выход которо го подключен к входу второго блока памяти, третьему информационному входу переключателя и через второй масштабирующий блок к второму входу первого Сумматора, выход второго за-, датчика соединен через четвертый блок сравнения с вторым входом второго логическсиг-о элемента И и с третьим вхоясм переключателя, выход которого соединен с входом первого блока згшержки. Введение д.ополнительньАХ блоков позволяет оценивать и экстраполировать Верхнюю и нижнюю огибающие идеального управляющего воздействия и вырабатывать управляющее воздействие по следующему правилу: если н1 жняя или верхняя огибающие приближаются к границам заданного диапазона то по соответствующей огибающей и вырабатывается управляющее воздействие; если обе огибающие одновременно приближаются к границам заданного , диапазона или обе находятся далеко от этих границ, то управляющее воздействие определяется как взвешенна сумма экстраполированньк значений огибающих. Тем самым обеспечивается поддерживание выходной переменной объекта управления в заданном диапазоне. На чертеже представлена блок-схема адаптивного регулирующего устройства На схеме обозначены выходная переменная .объекта управления Bt -и момент BpeMeHH)f (t) , згшание на выхедную переменную U(t) и управляюшее воздействие U(t) . Адаптивное регулирующее устройст во содержит первый блок 1 сравнения фильтр 2 низкой частоты, обратную модель 3 объекта без запаздывания, второй Ьлок 4 сравнения, дифференциатор 5, второй блок 6 зещержки, первый инвертор 7, первый логически элемент И 8 первый таймер 9, пятый 10 и третий 11 блоки памяти, третий масштабирующий блок 12, пятый блок 13 сравнения, первый блок 14 памяти первый блок 15 умножения, второй сумматор 16, первый задатчик 17, tpe тий .блок 18 сравнения, первый масшта бирующий блок 19, первый сумматор 20, второй логический элемент И 21, переключатель 22, третий 23 блок задержки,, второй инвертор 24 , третий логический эл&лечг И 25, шестой блок 26 памяти, второй таймер 27, четвертый 28 и второй 29 блоки памяти, шестой .блок 30 сравнения, четвертый масштабирующий блок 31, первый блок 32 задержки, второй блок 33 .умножения, третий сумматор 34, второй маештабирующий блок 35, четвертый блок 36 сравнения и второй згшатчик 37. Переключатель 22 :содержит первый, второй и третий, замыкаквдие ключи, первый и второй размыкающие ключи и сумматор. Первый вход переключателя 22 соединен с управляющими входами первого и второго размыкающих ключей и через третий замыкающий ключ с первым входсии сумматора, второй вход .переключателя 22 соединен через поп следовательно включённые.первый замыкающий ключ и первый размыкающий |ключ с вторым входом сумматора, третий вход переключателя 22 соединен через последовательно включенные второй замыкающий ключ и второй размыкающий ключ с третьим входом сумматора, выход которого подключен к выходу переключателя, первый, второй и третий, информационные, входы переключателя 22 соединены с информационными входами соответственно первого, третьего и второго зг1мыкающих ключей. .Адаптивное регулирующее устройство работает следующим образом, I. Сигнал с выходной переменной (t) объекта управления поступает в первый блок 1 сравнения, где из него вычитается сигнал о згщанном значении Y ((;) . В фильтре 2 низкой частоты .подавляется высокочастотная измерительная помеха сигнала о полученной разности и дальше в обратной модели 3 объекта без запаздывания определяется корректировка управляющего воздействия. Сигнал об этой корректировке вычитается во вторюм блоке 4 сравнения из сигнала об управляющем воздействии И (t), задержанном Б первом блоке 32 задержки на интервал запаздывания D. На выходе второго блока 4 сравнения получается сигнал об оценке идеального управляющего воздействия и а-г -и It -г) - F. , -( гдегл.д- обратная модель объекта без запаздывания. Для-определения верхней огибающей сигнала IJ в дифференциаторе 5 определяется производная U , сигнал о которой задерживается на ко эоткий интервал времени 47 во вторсм блоке 6 задержки и подается на первый вход первого логического элемента И 8. На второй вход элемента И 8 по дается.инвертированный сигнал о производнойи. Если на интервале времени л сигнал имел экстремальное, в частности максимальное, значение, т.е. его производная изменила знак с + на -,.то на входы первого логического элемента ИВ поступят положительные сигналы и на выходе элемента И 8 появится выходной сигнал. По Сигналу с выхода первого логического элемента И в в третий блок 11 памяти поступает и запоминается сигнал с выхоца первого таймера 9 об интервале времени Тд между моментами появления двух последних максимумов и, а в пятом , блоке 10 памяти запоминается сигнал о последнем максимальном значении выхода второго блока 4 сравне- , ния. После этого первый таймер 9 обнуляется и запускается вновь.

Оценивание и экстраполяция верхней огибаюиейУ проияводится по выражению

i Jlt n--uJ(thk,Te(t)UB(ti-u; l,(2)

где иg (t+1) - экстраполированное до момента следующего появления максимума значение верхней ,бающей;

UgCi;) - значение верхней огибанщей вцявленнре: IB текущий момент времени;

Tij(t) - интервал времени между моментами появления последних максимумов kj 7 постоянный коэффициент, выбираемый таким образсм, что ., ( максимально возможное значение Tg).

Из выражения (2) следует, что оценивание и экстраполяция верхней огибающей осуществляется на основе экспоненциального сглаживания,. параметр рглажнвания которого адаптируется в зависимости от интервала времени между появлениями экстремуbiOB. .

Для реализации выражения (2) выходной сигнал lig(t) цервого лока 14 памяти вычитается- из выходного сигнала Ug{t) пятого блока 10 пги-1яти в пятом блоке 13 сравнения. Сигнал Tg(t-) с выхода третьего блока 11 памяти умножается в третьем масштабиругадем блоке 12 на постоянный коэффициент Ку а затем умножается в первом блоке 15 умножения на выходной сигнг л пятого блока 13 сравнения. Во втором сумматоре 16 суммируются сигналы с выхода первого блока 14 памяти и первого блока 15 умножения и в результате получается сигнал и(t+1) об экстраполированном значении верхней огибающей, который подается на вход первого блока памяти и запоминггется до момента, следующего появления максимумаи.

Для определения минимального эначенияи , т.е. момента времени, когда его произвтэдная меняет знак с

I

+, на первый вход третьна

его логического элемента И 25 поступает задержанный на интервал времени ut и инвертированный выходной сигнал дифференциатора 5, а на второй вход - непосредственно выходной сигнал дифференциатора 5. Когда оба , входных сигналов третьего логического элемента И 25 положительные (момент появления минимумаЬ ) на выходе элемента И 25 появляется выходной сигнал. Далее оценивание и экстрагу ляция нижней огибающей осуществляются также,, как и верхней огибакщей.

Для этого используются второй 29, четвертый 28 и шестой 26 блоки, памяти, второй таймер 27, четвертый масштабирующий блок 31, шестой блок 30 сравнения, второй блок 33 умножения и третий сумматор 34, на выходе которого получается сигнал И ц (t+l) об экстраполированном значении нижней огибающей.

При выработке управляющего воздействия выходной сигналlj(-t+l) второго сумматора ,16 проверяется с помощью третьего блока 18 сравнения на допустимое значение, задаваемое первым задатчиком 17. Выходной сигналЦ (i+1 третьего сумматора 34 проверяется с псмсщыр четвертого блока 36 сравнения на допустимое значение, задаваемого вторым задатчиком 37. Если один из этих сигналов и g (t+1) или и (t + 1) превышает допустимое значение, то на вход переключателя 22 подключается тот сигнал, который превысил допустимое значение. Если оба сигнала превысили или не превысили допустимые значения, то срабатывает второй логический элемент И

21и подает сигнали на первый вход переключателя 22

lif(t) : ki-feft-H) «а-и„(1+1), (3)

где к и к2 - весовые коэффициенты,

причем .

С целью получения сигнала U(t) выходной сигнал второго сумматора 16 умножается в первом масштабирующем, блоке 19 на коэффициент к и подается на первый вход первого сумматора 20. Выходной сигнал третьего сумматора 34 умножается во втором масштабирующем блоке 35 на коэффициент К2 и подается на второй вход

первого сумматора 20.

г .

Переключатель 22 функционирует следующим образом. Если только на второй вход переключателя 22 поступает положительный сигйал, то первый замыкающий ключ и первый размыкающий ключ переключателя замкнуты, второй и третий замыкающие ключи разомкнуты и на выход переключателя

22поступает сигнал с первого информационного входа переключателя 22. Аналогичньм образом, если только

на третий вход переключателя 22 поступает положительный сигнал, то на вход переключателя 22 поступает сигнал с третьего информационного входа. Если полржитед1ьный сигнал поступает на первый вход переключателя 22, то первый и второй размыкающие ключи разомкнуты,- третий замыкающий ключ замкнут и тогда, независимо от сигнгшов на втором и третьем входах переключателя 22, на выход переключателя 22 поступает сигнал с его второго информационного входа.

7 10642718

Выходной сигнал U(t) поступаетгшаптивного регулирующего устройства

на вход первого блока 32 згшержки позволяет по сравнению с известцьм

и прдается. на исполнительный органрегулятором увеличить число плавок,

(не показан) для реализации.попавших с первой повалки в заданные

Моделирование системы управленияпределы по температуре и соконвёртерной плавки стали показыва- держанию углерода в стали,

ет, что применение предлагаемогона 15%.

АДАПТИВНОЕ РЕГУЛИРУЮЩЕЕ УСТРОЙСТВО, содержащее первый блок задержки, последовательно включенные первый блок сравнения, фильтр низкой частоты, обратную модель объекта без запаздывания и второй блок сравнения, соединенный входом с выходом первого блока задержки, отличающеес я тем, что, с целью повышения точности регулирования, в него введены первый и второй з.адатчики, первый инвертор, первый и второй блоки памяти, первый и второй масштабирующий блоки, первый сумматор, последовательно включенные дифференциатор, второй блок задержки , первый логический элемент И, первый таймер, третий блок памяти, третий масштабирук 1ий блок, первый блок умножения, §торой сумматор, третий блок сравнения, второй логи ческий элемент И щ переключатель, последовательно сбединенные третий блок задержки, второй инвертор, третий логический элемент И, второй таймер, четвертый блок памяти, четвертый масштабирующий блок, второй блок умножения, третий сумматор и четвертый блок сравнения, последова. тельно соединенные пятый блок памяти и пятый блок сравнения, последовательно включенные шестой блок памяти и шестой блок сравнения, выход второго блока сравнения соединен с входом дифференциатора и с входами пятого и шестого блоков памяти, выход дифференциатора соединен с входом .третьего блока задержки, вторым входом третьего логического элемента И .через первый инвертор с вторым входом первого логического элемента И, выход которого подключен к управляющим входам первого, третьего и пятого блоков памяти, выход третьего логического элемента И подключен к управлякадим входам второго, четвертого и шестого блоков памяти, выход пятого блока сравнения подключен к i второму входу первого блока умноже(Л ния, выход первого блока памяти соединен с вторьдмивходами пятого блока сравнения и второго сумматора, выход которого подключен к входу первого блока памяти, первому информационному входу переключателя и через, последовательно соединенные первый масштабирующий блок и первый сумматор к второму информационному входу пере1 лючателя, выход первого эадатчи ка соединен через третий блок сравнения с вторым входом, переключателя,, выход шестого блока сравнения соединен с вторым входом второго блока умножения, выход второго блока памяти соединен с вторыми входами шестого блока сравнения и третьего су|у1матрра, выход которого подключен к входу второго блока памяти, третьему информацией ному входу переключателя и через второй масштабиругаций блок к второму входу первого суьматора, -выход второго згадатчика соединен через четвертый блок сравнения с вторым входом второго логического элемента И и с третьим входом переключателя, выход которого соединен с входом первого блока задержки.