Запоминающее устройство с последовательным доступом Советский патент 1984 года по МПК G11C9/00 

Изобретение относится к вычислительной технике, а именно к запокданающим устройстваМо Известно устройствоf содержащееблок памяти последовательного.типа, счетчик, первый и второй элементы И, инвертор, два элемента ИЛИ, триггер. Недостатками запоминающего устрой ства является то, что оно не мсжет быть использовано в системах с изменяющейся разрядностью и адресностью и обладает малой достоверностью при передаче считываемой информации по последовательному каналу связи при принятой системе кодирования выходной информации. Известно aaпo 1инaюIдee устройство последовательным доступом, которое содержит генератор-j, синхросигналов, одноразрядный блок памяти, адресный счетчик, входной коммутатор, выходной регистр, переключатель адрест-тых шин и переключатель режима работ. Прямой и инв ерсный выходы генератора синхросигналов соответственно род слючены к входу выбора кристалла одноразрядного блока памяти и к управляющим входам соответственного ад ресного счетчика и выходного регист-ра, выходды адресного счетчика соединены с первой группой входов переключателя адресных шин, информационными шинами переключателя режима работ и с управляици 4и входами входного коммутатора, вторая группа входов и управляющие входы переключателя гщресных шин соответственно подключены к шинам адреса обращения н шинам управления адресностью, выходы переключателя адресных шин соединены с адресными входами одноразрядного блока памяти, управляющие входы и выход переключателя режима работ соединены соответственно с ши нами управления начальной установки и входами начальной установки генератора синхросигналов и адресного счетчика, информационные входы вход ного коммутатора подключены к шинам ввода информации, а его выход соеди нен с информационным входом однораз рядного блока памяти, выход однораз рядного блока памяти соединен с инфop 5aциoнным входом выходного регис ра, выходы которого соединены с выходными шинами, запуск генератора синхросигналов осуществляется по ши не пуска, а управление операциями записи-чтения по ашие запись-чтение 1 . Недостатком запоминакидего устрой ства с последовательньт доступом является то, что оно обладает малой достозерностью считываемой инфор.1ации при передаче по последовательно му каналу связи при возможности однократных сбоев Цель изобретения - повышение надежности запоминающего устройства путем увеличения достоверности считываемой информации. Поставленная цель достигается тем, что устройство снабжено генератором гармонических колебаний, инвертором, четырьмя аналоговыми ключами и двумя двухвходовыми магистральными усилителями, причем первый выход генератора гармонических колебаний подключен к информационным входам первого и второго аналоговых ключей, второй выход генератора гармонически.х колебаний соединен с информационными. вxoдa -tи третьего и четвертого аналоговых ключей, вход инвертора подключен к выходу одноразрядного блока памяти и к управляющим входам первого и четвертого аналоговых ключей, выход инвертора соединен с управляющими входами второго и третьего аналоговых ключей, выходы первого и третьего аналоговых ключей подключены к входам первого двухвходового магистрального усилителя, выходы второго и четвертого аналоговых ключей соединены с входаьш второго двухвходового магистрального усилителя, а выходы первого и второго магистральных усилителей подключены соответственно к первой и второй выходной шине, На чертеже представлена схема запоминающего устройств с последовательным доступом. Устройство содержит генератор 1 синхросигналов, одноразрядный блок 2 памяти, адресный счетчик 3, входной KOMJiyTaTop i 4, выходной регистр 5, переключатель 6 адресных шин и переключатель 7 режимаработ, Прямой и инверсный выходы генератора 1 синхросигналов соответственно подключены к входу выбора кристалле. 8 одноразрядного блока 2 памяти и к управляющим входам 9 и 10 соответственно адресного счетчика 3 и выходного регистра 5. Выходы 11 адресного счетчика 3 соединены с первой группой входов переключателя 6 адресных шин, информационными шинами переключателя 7 режима работ и с управляющими входагл входного коммутатора 4. Вторая группа входов и управляющие входы переключателя б адресных шин соответственно подключены к шинам 12 адреса обращения и шинам 13 управления адресностью. Выходы 14 переключателя 6 ахфесных шин соедийены с г1дресны1 Ш вxoдaIvш одноразрядного блока 2 памяти, управляющие входы 15 и выход 16 переключателя 7 режима работ соединенгл соответственно с управления начальной установки и входс5ми начальной установки генератора 1 синхросигналов и адресного счетчика 3. Информационные входы входного коммутатора 4 подключены к шинам 17 ввода информации, а его выход соединен с информационным входом 18 одноразрядного блока 2 памяти. Выход одноразрядного блока 2 памяти соединен с информационным входом выходного регистра 5, вЬаходы которого соединены с выходными шинами 20, Запуск генератора 1 синхроси налов осуществляется по шине 21, а управление операциями записи-чтение по шине 22. Выход 19 одноразрядного блока памяти подключен к управляющим входам аналоговых ключей 23 и 2 и на вход инвертора 25, а выход его подсоединен к управляющим входам аналоговых ключей 26 и 27. Первый выход генератора 28 гармонических колебаний подключен к информационным входам аналоговых ключей 23 и 27, второй его выход - к информационным входам аналоговых ключей 24 и 26. Выходы аналоговых ключей 23 и 26 по соединены к входам двухвходового магистрального усилителя 29. Выходы аналоговых ключей 24 и 27 подключе ны на входы двухвходового магистрал ного усилителя 30. Запоминающее устройство с послед вательным доступом имеет три режима работы: режим записи, режим чтения и режим хранения. Пусть одноразрядный блок 2 памят имеет п -адресных входов. Перед на чалом работы на шине 15 начальной установки и шине 13 управления адре ностью формируются коды управления, в соответствии с которыми из общего числа п -адресных входов однораз1рядного блока 2 памяти непосредственно к шине 12 адреса обращения подключается через переключатель 6 адресных шин (п - V ) адресных входов, а fe оставшихся - к выходам адресного счетчика 3. В режиме записи на шину 21 подает ся сигнал признака запуска, в соответртвии с которым генератор 1 синхросигналов формирует серию синхросигналов на прямом и инверсном выходах. Сигналы с инверсного выхода генератора 1 синхросигналов поступают на счетный вход адресного счетчика 3, в соответствии с которыми на его выходах 11 формируется последовательный ряд k-разрядных двоичных кодов. Эти коды через переключатель 6 адресных шин поступают на 1 -адресных входов одноразрядного блока 2 памяти, на (и -к) оставшиеся входы которого через переключатель 6 адресных щин поступает неизменный код по щине 12 адреса обращения. Код, поступающий по шине 12 адреса обращения в режиме обращения, является статическим адресом, определяющим 2 адресную область ячеек памят одноразрядного блока 2 памяти, к которым осуществляется динамическое обращение в соответствии с последовательностью 1.-разрядных кодов динамического адреса обращения. Входной ког мутатор 4 подключает к информационному входу 18 одноразрядного блока 2 памяти соответствующий бит записываемого слова с шины 17 ввода информации. Одновременно с поступлением каждого бита информации на информационный вход 18 и на вход выбора кристалла 8 одноразрядного блока 2 памяти подается сигнал выбора кристалла с прямого выхода генератора 1 синхросигналов, разрешающий выбор кристалла, а на вход записи-чтения поступает сигнал признака записи. Переключатель 7 режима работ при совпадении кодовых комбинаций на его управляющих входах и на информационных входах на выходе 16 вырабатывает сигнал начальной уста новки для генератора 1 синхросигналов и адресного счетчика 3. К моменту формирования сигнала начальной установки в одноразрядном блоке 2 памяти закончена запись 2 разрядного слова по адресу. В режиме чтения на шину 21 также подается сигнал признака запуска, в соответствии с которым генератор 1 синхросигналов Формирует серию синхросигналов на своих прямом и инверсном выходах. В это же время на шину 22 подается сигнал признака чтения. Сигналы с инверсного выхода генератора 1 синхросигналов поступают на счетный вход 9 адресного счетчика 3 и на управляющий вход 10 выходного регистра 5. В соответствии с синхросигналом на выходах 11 адресного счетчика 3 формируется последовательный ряд -разрядных двоичных кодов. Эти коды через переключатель 6 адресных шин поступают на k -адресЬых входов одноразрядного блока 2 памяти, а на (п -k ) оставшиеся входы которого через переключатель 6адресных шин поступает неизменный код адреса по шине 12 адреса обращения. По этому адресу производится чтение k -разрядного слова. Считанная информация с выхода 19 одноразрядного блока 2 памяти в последовательном коде заносится в выходной регистр 5, с выходов которого считанная информация в параллельном коде вводится на шину 20 выхода. Переключатель 7режима работы при совпадении кодовых комбинаций на его управляющих ваодах и на информационных входах на выходе 16 формирует сигнал начальной установки, что является признаком окончания режима чтения. По завершении режима чтения по адресу в выходном регистре 5 размещено считанное 2 разрядное слово.

которое поступает па шину 20 выхода. Одновременно с занесением последовательного кода и пыхопной регистр 5 этот код подс1ется на управляющие, входг-л аналоговых ключей 23 и 24 и через инвертор 25 поступает на управляющие Бхо.пг.л аналоговых ключей 26 и 27. .

Ппи

аналоговые

ключи 23 и 24 от1срываютсп, а агналоговые ключи 26 и 27 закрываются. При- этом аналоговый к л во ч 23 пропускает синусокдаль ый сигнал с первого выхода генератора 28 1армо ических колебаний на О7;йН из входов двувходового магистрального усилителя 29, на другом входе которого сигнал отсутствует, так ак аналогов1 1Й ключ 26 закрглт. ЛП:- ЛОГОБЫЙ 24 пропускает ; второго входа генератора 28 гармоничсс(их ко.иебаний синусоида. с;и.1на;1, сдвинутый на Л-12 относительно CHi-Haiia на первом выходе, на Ол;ин из входов двухвходового ма.гистральногО усилителя 30, на другом входе K(jToporo сипшл от-сутствуе- -, так как аналот-овый ключ 27 закрыт. Таким (образом, при считывании 1 на выходе двухвходового магистралънчого усилители 29 будет синусоидальный сигнал, а на выходе двухвходовогс магистрального усилителя 30 будет синусоидальный си гнал сдвинутый на,//2 относ1-;тельно сигнала на выходе двухвходоБО о магистрального усилрггеля 29,

При ключи :

за -:рываются f а аналои

говые ключи 26 и 27 открываются. При этом аналоговый ключ 27 пропус-кает сиЕ усоидальный сигнал с. первого выхода 28 генпгтатора гармо И1ческих колебаний на один из выходов двухвходоБО1о магистрального ус1- ли-теля 30, на другом входе которого сигнал отсутствует/ так как аналоговый- ключ 24 закры . Л1 си;оговый ь:люч 26 пропускает с ETopoio выходе генератора 28 Гс1рмонич:сских колебаний С1- нусоидальный сиг-нал, сдвинутый на

Л

J относительно сигнала на первом

выходе, на один из входов двухвходового магистральг1СТО уси.гмтеля 29, на другом входе которо-гс- сигна.г отсутствует, так КР.К г налоговый ключ 23 эак-ркг .

Итак, при считывании О на выходе двухвходового глагистрального уси.лителя 30 синусо1- ДальнЕЛй сигнал, а на выходе д .Еходового магистралного уси.пителя 29 ciniyсоида. сигнал, сдвинутый naJv2 относительно выходного ситч-ала двухвходового магистрально.го ускл;1те Я 30.

Б режиме храг-ь-ния на шипе записичтения 22 ;:г1 сутствуюА сигналы признаков загисп или чтения, что обеспечявает неизменность информации, записанной ранее в одноразрядный б.пок 2 памяти.

Предлагаемое запомин:ающее устройство с параллельным доступом обладает большей достовернос7ью считываемой информап.ии при передаче; чем извес1ные устройства и может быть использовано в тех случаях, где возникает 1 еобходимость Г ереда;-и счми.и.Баемой и1- сорма1:ии но пос/ едсвател.)ному каналу связи, Та,к, например, в базовом объекте возможна лишь однс; канальная пс;ре;,ача c4HTF. кода с выходе одноразрядного блока 2 па- :aти, Вероя1ность сбоя в канг1ле пр-.подобном способе передачи равна Р- 2,89 10 на каждом 100СО бит перелаваемой формации . Тогда iU.JTcjpH о: сбоя при и спо.гьзовзнии устрою:гггва в какой-либо системе в с.е;лнег.1 составя N р-уб. , где М - потери, которые возни1 ают при приеме: ложной информации или сбо-е в системе Нснтримпр, сбой в системе управлеыгя насооо..- .ачки товарной продукпии вызывает простой системы (15-20 мин) что влечет потери, оцениваемые в 2- тыс. руб. То.гда поте.ои от сбоя составят в среэднем Р Ы- 2, 89 10 10-(руб.) :: 6 ,9 (руб. на каждые 10 TbiCr, бит передаваемой информации

R пре1.:лагаемом устройстве в от;:чч -:е от базового объекта используются двухканальр ая Г1ерел;ача последовательHCi c кода ее специальным кодированием информации, что приводит к сникению вероя1ности сбоя. Например, отка г.с несбкару/иваемому сбоюв предлагаемом устройст.ве может произой7к ли:иь ;ри сбое в двух (atiajiax сразу, тго оп.е;нивается вероятность-о Р г 8 , 3 5 .1. О Применение запоминаю;.г;бго уст1)ойст1-а с гюследовательным доступом в системе управления позволяеи- снизить потери от сбоя, которые составят Рм В,35 -10-24 -10 (py6j -2,0-10руб. Не каждые 10000 бит передаваt-гой информации .

13 piiccMOipetniOM примере необнаруjKHj acMUM считается такой, котсрг..1Й не может быть определен в результате; логИ еско:;о анализа состояГИя каНй.пов нг: объект управления „При испрэг:-ной передаче иггформании Jiorn4ecKaH 1 в первом и втором каналах соответствуют дти- cos гармонических кси:сбаний, а лсг ическому О -cos

7 5 1 ri ,

При наличии сбоя Б одном из кан.лов возможны cлe гyЮIциe соч-етания сигналов в дзухканальной линии связи: l)5in - отсутствие сигнала; 2) от.710706068

Для данных ситуаций возмржно вое-приема информации в приемном устройстановление логической Ч в при-стве.

емном устройстве для ситуаций 1),2), Следовательно, для предлагаемого

либо восстановление логического Оустройства возможны потери от сбоя

для ситуаций 3),4); в ситуациях 5),при одновременном сбое сразу в двух

6) будет обнаружен невосстанавлива- каналах, которые оцениваются как

емый сбой. , , что существенно ниже соответТаким образом, при сбое в одном .ствующего показателя PN для однокаиэ каигшов не произойдет ложногональной системы передачи.

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ПОСЛЕДОВАТЕЛЬНЫМ ДОСТУПОМ по авт.св. № 982084, отличающееся тем, что, с целью повышения надежности запоминающего устройства путем увеличения достоверности считываемой информации, оно содержит генератор гармонических колебаний, инвертор, четыре аналоговых ключа и два двухвходовых усилителя, первый выход генератора гармонических колебаний подключен к информационным входам первого и второго аналоговых ключей, второй выход генератора гармонических колебаний соединен с 1 нформационными входаг-ш третьего и четвертого аналоговых кличей,, вход инвертора подключен к выходу одноразрядного блока памяти и к управляющим входам первого и четвертого аналоговых ключей, выход инвертора соединен с управляющими входами второго и третьего аналоговых ключей, выходы первого и третьего аналоговых ключей подключены к входа - первого двухвходового усилителя, выходы второго и четвер- .-, того аналоговых ключей соединены с g входами второго двухвходового усилителя, а выходы первого и второго усилителей подключены соответственно к первой и второй выхслной шине. sJ О О5 О 05