Умножитель частоты Советский патент 1984 года по МПК H03B19/00 

Изобретение относится к радиотехнике и может быть использовано в измерительно-пр.еобразовательньк устг ройствах.

Известен умножитель частоты, содержащий входной формирователь импульсов, триггер, элемент И, опорный генератор, три счетчика, блок памяти, блок сравнения, инвертор, буферны блок и блок вычитания частоты .1 J.

Недостатком данного умножителя частоты является его сложность и недостаточно высокая точность работы.

Наиболее близким по технической сущности к предлагаемому является умножитель частоты, содержащий последовательно соединенные входной формирователь импульсов, счетный триггер, одновибратор и D -триггер, инверсньй и прямой выходы которого подключены к первым входам соответственно .первого и второго элементов И, а также последовательно соединенные интегратор, управляемый генератор и делитель частоты, выход которого подключен к входу синхронизации D -триггера, при этом прямой и инверсный выходы счетного триггера подключены к вторым входам первого и второго элементов И, соответственно, а также два источника тока и два ключа (,2-1.

Недостатком известного з ножителя частоты является то, что цикл работы этого устройства равен двум периодам входного сигнала, при этом импульсы с з равляемого генератора на делитель частоты поступают через период входного сигнала, что не позволяет использовать выход делителя частоты в качестве задатчика линейно-изменяющегося кода, а наличие источников тока и ключей усложняет устройство. Другим недостатком устройства является низкая точность умножения частоты, обусловленная отсутствием синхронизации делителя частоты и управляемого генератора от входного сигнала.

Цель изобретения - повышение точности умножения частоты при одноврё менном упрощении умножителя частоты.

Поставленная цель достигается reji, что в умножитель частоты, содержащий последовательно соединенные входной формирователь импульсов, счетный триггер, одновибратор и

Ц-триггер, инверсный и прямой выходы которого подключены к первым входам соответственно первого и второго элементов И,а также последовательно , соединенные интегратор, управляюе,мый генератор и делитель частоты, выход которого подключен к вх)ду синхронизации Г -триггера, при этом прямой и инверсный выходы счетного тригге0 ра подключены к вторым входам соответственно первого и второго элементов И, между выходами первого и второго элементов И и входом интегратора введен операционный усили5 тель, а выход одновибратора подклю чен к синхронизирующим входам делителя частоты и управляемого генератора, при этом о-вход J)-триггера является входбм логическая 1.

0 На чертеже представлена структурная электрическая схема умножителя частоты.

Умножитель частоты содержит входной формирователь 1 импульсов, счет5 ный триггер 2, одновибратор 3,

D-триггер 4, первый и второй элементы И 5 и 6, интегратор 7, управляемый генератор 8, делитель 9 частоты и операционный усилитель 10.

- Умножитель частоты работает следующим образом.

Входной сигнал, поступая черезвходной формирователь 1, устанавливает счетньй триггер 2 в состояние, соответствующее логическому нулю.

Одновременно одновибратор 3 формирует узкий синхронизирующий импульс, устанавливающий -D -триггер 4 и делитель 9 частоты в состояние, соотнулю, а

ветствующее логич.ескому

управляюе.1ый генератор 8 в исходное состояние, при котором, например, его конденсатор разряжен. По окончании синхронизирующего импульса управляемый генератор 8 начинает

5 вырабатывать импульсы высокой частоты, зависящей от управляющего напряжения на выходе интегратора 7. Делитель 9 частоты начинает подсчет импульсов управляемого генератора 9.

0 После подсчета числа импульсов, заданного структурой делителя 9 частоты, его выходной импульс устанавливает) -триггер в состояние логической единицы. Счет импульсов

5 делителя 9 частоты продолжается,

т.е. в делителе 9 частоты непрерывно имеется изменяющийся код. Если коэффициент умножения устройства

31

меньше заданной величины, определяемой структурой делителя 9 частоты, то время, в течение которого D ттриг гер 4 в состоянии, соответствующем логическому нулю, больше, чем время, в течение которого счетньй триггер 2 находится в состоянии логического нуля (определяемого периодом входного сигнала), и наоборот. Сигналы с обоих триггеров (2 и 4) поступают на элементы И 5 и 6. При этом, если со счетного триггера 2 на элемент И 5 поступает прямой сигнал, то с D -триггера 4 - инверсный. Аналогично поступают сигналы на элемент И 6. При совпадении во времени сигналов логической единицы на входах элементов И 5 или 6, что возможно лишь при отличии коэффициента умножения от заданного, определяемого, например, числом разрядов делителя 9 частоты, на выходе элемента И 5 или 6 появится импульс длительностью, равной разности между периодом входного сигнала с периодом формируемого делителем 9 частоты сигнала. Этот импульс, йоступая на прямой или инвертирующий вход операционного усилителя 10, а затем в соответствую щей полярности на вход интегратора 7, изменяет его выходное напряжение, что приводит к изменению частоты генерируемых импульсов таким образом, чтобы свести к нулю разность между периодом формируемого сигнала и периодом входного сигнала.

Спустя два периода входного сигнала после формирования первого синхроимпульса одновибратором 3 формируется второй синхроимпульс, после чего процесс повторяется. Таким обра833304

зон осуществляется автоматическая подстройка частоты управляемого генератора 8, при этом коэффициент умножения определяется числом раз5 рядов делителя 9 частоты.

Повышение точности умножения частоты в предлагаемом умножителе частоты достигается за счет периодической принудительной синхронизации де10 лителя частоты и управляемого генератора. Сохранение высокой точности умножения частоты может достигаться, например, и при входных сигналах произвольной формы (т.е. при нали)5 чии помех, дребезга и т.д.), если во входном формирователе импульсов использовать фильтрующие, усиливающие и ограничивающие входной сигнал элементы.

Упрощение умножителя частоты достигается за: счет введения в него операционного усилителя, что позволяет исключить из устройства два источника тока и два управляемых ключа. .

Технико-экономический эффект от использования предлагаемого устройства заключается в том, что ошибки формируемого делителем частоты периода сигнала по отношению к периоду входного сигнала не превьш1ает 0,1% и в установившемся режиме стремится к нулю. Величина ошибки не зависит от параметров входного сигнала, т.е. от его формы, амплитуды, наличия помех, дребезга и т.д. Эксперименты подтвердили постоянное наличие в делителе частоты линейно изменяющегося кода, который используется в других устройствах системы управления, что позволяет расширить функциональные вЬзможности устройства.

УМНОЖИТЕЛЬ ЧАСТОТЫ, содержащий последовательно соединенные входной формирователь импульсов, счетный триггер, одновибратор и Ц-триггер, инверсный и прямой выходы которого подключены к первым входам соответственно первого и второго элементов И, а также последовательно соединенные интегратор-, управляемый генератор и дeлитeJ ь частоты, выход которого подключен к входу синхронизации D -триггера, при этом прямой и инверсный выходы счетного триггера подключены к вторым входам соответственно первого и второго элементов И, отличающийся тем, что, с целью повышения точности умножения частоты при одновременном упрощении умножителя частоты, между выходами первого и второго элементов И и входом интегратора введен операционный усилитель, а выход одновибратора подключен к синхрониэирующим входам . делителя частоты и управляемого генератора, (/) при этом -вход D-триггера является входом логическая 1. 00 со со со