Устройство фазирования шкалы времени электронных часов Советский патент 1984 года по МПК G04F5/00 H04L7/00 

Изобретение относится к приборостроению и измерительной технике и предназначено для фазирования шкалы времени автономных приборов. Известно устройство для введения поправок в шкалу времени, содержаще последовательно соединенные генератор, линию задержки с отводами, блок совпадения, элемент ИЛИ и формирователь эталонных меток времени, последовательно соединенные первьй элемент И, счетчик набора .поправки и триггер, выход которого подсоединен к первым входам первого, второго и третьего элементов И, вторые входы которых объединены и подключе ны к выходу генератора, а также триггер знака поправки, выходы кото рых подсоединены к третьим входам второго и третьего элементов И, выходы которых подсоединены к соответ ствующим входам регистра сдвига, выходы которого подсоединены к соот ветствующим входам блока совпадения j . Недостаток указанного устройства для введения поправок в шкалу време ни - недостаточная точность фазирования шкалы времени. Наиболее близким к предлагаемому ,является устройство фазирования шкалы времени электронных часов, содержащее последовательно соединен ные генератор, линию задержки с отводами, коммутатор, формирователь эталонных меток времени, блок управ ления, реверсивный счетчик, триггер первый элемент И и первый элемент ИЛИ, выход которого подсоединен к второму входу реверсивного счетчика, к третьему входу которого подкл чен выход второго элемента И через второй элемент ИЛИ, к второму входу которого подключен первый выход фор мирователя грубой поправки, второй выход которого подсоединен к первому входу второго элемента И, второй вход которого объединен с вторьм входом первого элемента И и подключен к первому входу формирователя грубой поправки, к второму входу которого подключен второй выход фор мирователя эталонных меток времени, первый выход которого подсоединен к третьему входу формирователя грубой поправки, к четвертому входу которого подключен второй выход бло ка управления, третий выход котороГО подсоединен к вт орому входу триггера, выход которого подсоединен к третьему входу второго элемента И, при этом третий выход формирователя грубой поправки подсоединен к второму входу первого элемента ИЛИ, четвертый выход подсоединён к третьему входу первого элемента И, а пятый вход формирователя грубой поправки является входом опорных меток времени, причем выход первого элемента И подсоединен к соответствующему входу коммутатора, к дополнительному входу которого подключен выход второго элемента И, а выход генератора подключен к второму входу первого элемента И 2. Недостатком известного устройства фазирования шкалы времени электронных часов также является низкая точнзсть фазирования шкалы времени. Цель изобретения - повьшение точности фазирования шкалы времени. Указанная цель достигается тем, что в устройство фазирования шкалы времени электронных часов, содержащее последовательно соединенные генератор,, линию задержки с отводами, коммутатор, формирователь эталонных меток времени, блок управления, реверсивный счетчик, триггер, первый элемент И и первый элемент ИЛИ, выход которого подсоединен к второму входу реверсивного счетчика, к третьему входу которого подключен выход второго элемента И через второй элемент ИЛИ, к второму входу которого подключен первый выход формирователя грубой поправки, второй выход которого подсоединен к первому входу второго элемента И, второй вход которого объединен с вторым входом первого элемента И и подключен к первому входу формирователя грубой поправки, к второму входу которого подключен второй выход формирователя эталонных меток времени, первый вьщод которого подсоединен к третьему входу формирователя грубой поправки, к четвертому входу которого подключен второй выход блока управления, третий выход которого подсоединен к второму входу триггера, выход которого подсоединен к. третьему входу второго элемента И, при этом третий выход формирователя грубой поправки подсоединен к второму входу первого элемента ИЛИ, четвертый выход подсоединен к третьему входу . первого элемента И, а пятый вход фо мирователя грубой поправки является входом опорных меток времени, приче выход первого элемента И подсоедине к соответствующему входу коммутатор введены последовательно соединенные .третий элемент И и третий элемент ИЛИ, выход которого подсоединен к дополнительному входу коммутатора, к второму входу третьего элемента ИЛИ подключен выход Bioporo элемента И, второй вход которого подключен к первому входу третьего эле мента И, к второму входу которого подключен четвертый выход блока управления, а третий вход объединен с пятым входом формирователя грубой поправки, первый вход которого подключен к выходу коммутатора. На фиг. 1 представлена структурно-электрическая схема устройства фазирования шкалы времени электронных часов; на фиг. 2, 3, 4 - структурно-электрические схемы коммутатора, блока управления и формирователя грубой поправки соответственно; на фиг. 5 и 6 - временные диаграммы, поясняющие работу устройст ва. Устройство фазирования шкалы времени электронных часов содержит генератор 1, линию 2 задержки с отводами, коммутатор 3, формирователь 4 эталонных меток времени, блок 5 управления, триггер 6, первый и вто рой элементы И 7 и 8, формирователь 9 грубой поправки, первый и второй элементы ШШ 10 и 11, реверсивный счетчик 12, третий элемент И 13 и третий элемент ИЛИ 14. Коммутатор 3 (фиг. 3) содержит элементы И 15-22, реверсивный счетчик 23, элемент ШШ 24 и триггеры 25 и 26. Блок 5 управления (фиг. 4) содер жит триггер 27, элемент И 28, регистр 29 сдвига и формирователь 30 интервала. Формирователь 9 грубой поправки (фиг. 2) содержит триггер 31, элементы И 32 и 33, триггер 34 знака, триггеры 35 и 36, элементй И 37 и 38 Устройство работает следующим об разом.I Генератор 1 формирует на выходе опорные импульсы в виде меандра, ко торые поступают на вход линии 2 задержки. Линия 2 задержки формирует на выходах задержанные друг относительно друга импульсы, например, на 1/8 часть йериода. Задержанные импульсы поступают на входы коммутатора 3. На первые входы элементов И 15-22 коммутатора 3 поступают задержанные импульсы, а на вторые входы поступают управляющие импульсы с выходов разрядов реверсивного счетчика 23. С выхода элемента ИЛИ 24, являющегося выходом коммутатора 3., выходные импульсы поступают на входы триггеров 25 и 26. При этом к выходу коммутатора 3 может быть подключен только один из восьми задержанных импульсов. С выхода коммутатора 3 импульсы поступают на вход формирователя 4, который формирует на первом выходе метки времени и на втором выходе задержанные на полпериода метки времени. Метки времени поступают на первый вход блока 5 и на третий вход формирователя 9, а задержанные метки времени - на второй вход формирователя 9. Блок 5 управления предназначен для формирования управляющих импульсов. На первый вход элемента И 28 и на тактовый вход регистра 29 сдвига поступают тактовые импульсы из формирователя 4. При.поступлении импульсного сигнала Пуск на второй вход блока 5 триггер 27 перекидывается и выходным сигналом открывает по второму входу элемент И 28. С приходом очередного тактового импульса на выходе элемента И 28 появляется импульс, по которому в первый разряд регистра 29 сдвига записывается единица, а в остальные - нули. При смещении единш№1 в разрядах регистра 29 сдвига на его выходах формируются управляющие импульсы, длительность которых определяется периодом поступления тактовых импульсов, а на четвертом выходе длительность импульса определяется формирователем 30 интервала. Формирователь 30 интервала представляет собой многовходовый элемент ИЛИ, входы которого соединены с последовательными выходами разрядов регистра 29 сдвига. Количество входов элемента ШШ определяется частотой овторения меток времени и необходиостью формирования управляющего мпульса заданной длительности.

Работа устройства фазирования шкаы времени электронных часов предпоагает периодическое поступление порных меток времени, например, от навигационного приемоиндикатора. 5 порные метки времени формируются навигационным приемоиндикатором.

Устройство фазирования работает в двух режимах: точное фазирование; грубое фазирование.10

Устройство начинает работу с реима точного фазирования, который задается управляющим импульсом нa четвертом выходе блока 5 управления (выбор его длительности показывается tS ниже). При поступлении управляю 4его импульса с четвертого выхода блока 5 на второй вход элемента И 13 начинается режим точного фазирования. При этом на выходе элемента И 13 форми- 20 руется импульс, которьй через элемент ИЛИ 14 поступает на дополнительный (вычитающий) вход коммутатора 3. Коммутатор 3 изменяет фазу выходных импульсов путем переключения выходов 25 пинии 2 задержки. Необходимо отметить, что к выходу коммутатора 3 может быть подключен только один из (ВЫХОДОВ линии 2 задержки. Рассмотрим один из возможных случаев, в котором зо с выхода коммутатора 3 поступает последовательность импульсов, например 8 , форма которых близка к меандру, а опорная метка времени поступает в момент времени t , (фиг. 5, ОМВ). При этом длительность опорной метки времени равна, например, четверти, периода выходньпс импульсов генератора 1 (фиг. 5а).

При наличии разрешающего импуль- Q са на выходе блока 5 на выходе элемента И 13 формируется импульс, который через элемент ИЛИ 14 поступает на суммирующий (вычитающий) вход реверсивного счетчика 23. При j этом фаза выходных импульсов коммутатора 3 изменится на 45, т.е. на выходе коммутатора 3 будет последовательность импульсов (фиг. 5Ь). Необходимо отметить, что переключение „ отводов линии 2 задержки производится в момент tn (фиг. 5«), т.е. по спаду выходного импульса коммутатора 3. Задержка переключения производится с помощью триггеров 26 и 25 (фиг. 5, Т 26). Через п ериод опорных меток времени на выходе элемента И 13 (фиг. 5, И 13)

сформируется второй импульс,, который через эл§мент ИЛИ 14 также поступает на суммирующий (вычитающий) вход реверсивного счетчика 23. Фаза выходной последовательности импульсов коммутатора 3 примет значение (фиг. Зг) и т.д. Формирование импульсов на выходе элемента И 13 будет производится до тех пор, пока опорная метка времени будет совпадать с положительным полупериодом выходных импульсов коммутатора 3 и на второй вход элемента И 13 будет поступать разрешающий импульс. В рассматриваемом случае фаза выходной последовательности импульсов изменится на 90°. Максимальная длительность разрешающего импульса Z , поступающего с четвертого выхода блока 5 определяется произведением количества отводов п линии 2 задержки на период поступления опорных меток времени Т , т.е. t n«Tjj-.

Таким образом, при поступлении команды Пуск блок 5 формирует на четвертом выходе управляющий импульс длительностью 1, по которому производится изменение фазы в пределах периода выходных импульсов коммутатора 3, т.е. производится точная подстройка фазы импульсов относительно опорных меток. Этим достигается точное сведение фазы выходных импульсов коммутатора 3 с фазой опорных меток времени (фиг. Sg-j).

Затем производится грубое фази рование.

Режим грубого фазирования начинается с момента поступления управляющего импульса с второго выхода блока 5 на четвертый вход формирователя 9. На пятый вход формирователя 9 поступают опорные метки времени (фиг. 6, ОМВ), на второй вход - метки времени Т (фиг. 6, Т), на первый вз{од - выходная последовательность импульсьв коммутатора 3 (фиг. 6, Вх.1), на третий вход - метки времени Т (фиг. 6, Т), на четвертый вход - разрешающий импульс с блока 5 (фиг. 6, Вх.4). Элементы И 32 и 33 предназначены для формирования знака поправки. При этом выходной импульс появляется на выходе только одного элемента (И 32 и И 33, фиг. 6, И 32). Выходной импульс перекидывает триггер 34 знака в соответствующее состояние, определяя знак поправ ки. Выходные сигналы триггера 34 зна ка (фиг. 6, Т 34) поступают соответственно на третий вход элемента И 7 и на первый вход второго элемента И, открывая один из них, и на вторые входы элементов И 37 и 38, на третьи входы которых поступают выходные импульсы коммутатора 3, на четвертый вход - разрешающий импульс с второго выхода блока 5, на первые входы импульсы-лТ соответственно с выходов триггеров 35 или 36 (фиг. 6 ,ЛТ) Длительность импульса Т определяется величиной поправки, т.е. величино задержки меток времени относительно опорных. При этом триггер 35 перекидывается в разрешающее состояние от импульсов меток времени и возвращается в исходное состояние импульсами опорных меток времени, а триггер 36 перекидывается в разрешающее состояние импульсамиопорных меток времени и возвращается в исходное состояние задержанными метками времени. На выходе элементов И 37 или И 38 (фиг. 6, И 38) формируется пачка импульсов, количество которых определяется величиной поправки ДТ и частотой повторения выходных импульсов коммутатора 3. Пачка импульсов поступает через элемент РШИ 10 на вычитающий (или через элемент 11 на суммирующий) вход реверсив ИЛИ ного счетчика 12. Таким образом, в реверсивный счетчик 12 записывается код поправки и Т, величина которого пропорциональна временной задержке меток времени относительно опорных меток времени. Формирователь 9 формирует пачк:у импульсов только в течение одного периода меток времени П1еред началом работы формирователя 9 производится установка реверсивного счетчика 12 в исходное состояние импульсом с первого выхода блока 5. После окончания записи пачки в ;реверсивный счетчик 12 с третьего выхода блока 5 на второй вход триггера 6 поступает импульс запуска, ко торый перекидывает триггер 6. При отрицательной поправке дТ открывается элемент И 7, с выхода которого импульсы проходят на соответствующий (суммирующий) вход коммутатора 3 и через элемент ИЛИ 11 на суммирующий вход реверсивного счетчика 12 10 08 При положительной поправке д Т открывается элемент И 8, с выхода которого импульсы проходят через элемент ИЛИ 14 на дополнительный.(вычитающий) вход коммутатора 3 и через элемент ИЛИ 10- на вычитающий вход реверсивного счетчика 12. С поступлением импульса на вход коммутатора 3 производится изменение содержимого реверсивного счетчика 23 и, следовательно, переключение отводов линии 2 задержки таким образом, что выходная последовательность импульсов, поступающая на вход формирователя 4 сдвигается.на величину, равную интервалу задержки между отводами линии 2 задержки.. Поступление импульсов на входы коммутатора 3 и реверсивного счетчика 1.2 продолжается до момента обнуления реверсивного счетчика 12. При обнулении реверсивного счетчика 12 на его выходе вырабатывается импульс, который возвращает триггер 6 в исходное состояние. При этом поступление импульсов на коммутатор 3 .и реверсивный счетчик 12 прекращается. Переключение отводов линии 2 задержки производится коммутатором 3 так же как в режиме точного фазирования в момент t, (фиг. 5ii), т.е. по спаду выходного импульса коммутатора 31 На этом заканчивается режим грубого фазирования. Величина введенной поправки в режиме грубого фазирования равна произведению, числа импульсов, поступивших на вход коммутатора 3, на величину интервала между отводами линии 2 задержки. Таким образом, величина общей поправки, введенной в формирователь 4, определяется суммой двух поправок, введенных в режимах точного и грубого фазирования. При этом, ошибка измерения поправки определяется величиной интервала задержки между отводами линии 2 задержки. Вследствие равновероятного закона распределения ошибки фазирования в пределах интервала задержки между отводами линии 2 задержки среднеквадратическая ошибка 6 фазирования формирователя 4 в предлагаемом устройстве определяется формулой 2т|3-п

где m - количество отводов линии 2 задержки.

Технико-экономическая эффективность предлагаемого устройства фазирования шкалы времени электронных

часов заключается в уменьшении ошибки фазирования по сравнению с известными устройствами и повышении точности фазирования шкалы времени.

УСТРОЙСТВО ФАЗИРОВАНИЯ ШКА ВРЕМЕНИ ЭЛЕКТРОННЫХ ЧАСОВ, содержащее последовательно соединенные ген ратор, линию задержки с отводами, коммутатор, формирователь эталонных меток времени, блок управления, реверсивный счетчик, триггер, первый элемент И и первый элемент ИЛИ, выход которого подсоединен к второму входу реверсивного счетчика, к трет ему входу которого подключен выход второго элемента И через второй эле мент ИЛИ, к второму входу которого подключен первый выход формирователя грубой поправки, второй выход которого подсоединен к первому вход второго элемента И, второй вход которого объединен с вторым входом первого элемента И и подключен к первому входу формирователя грубой поправки, к второму входу которого подключен второй выход формирователя эталонных меток времени, первый ТЕНИЯ выход которого подсоединен 1Г Тгрв Ъему входу формирователя грубой поправки, к четвертому входу которого подключен второй выход блока управления, третий выход которого подсоединен к второму входу триггера, выход которого подсоединен к третьему входу второго элемента И, при этом третий выход формирователя грубой поправки подсоединен к второму входу первого элемента ИЛИ, четвертый выход подсоединен -к третьему входу первого элемента И, а пятый вход формирователя грубой поправки является входом опорных меток времени, причем выход первого элемента И подсоединен к соответствующему входу коммутатора, отличающееся тем, что, с целью повышения точности фазирования шкалы времени, в него введены последовательно соединенные третий элемент И и третий элемент ИЛИ, выход которого подсоединён к дополнительному входу коммутатора, к .второму входу третьего элемента ИЛИ под{ключен выход второго элемента И, второй вход которого подключен к первому входу третьего элемента И, к второму входу которого подключен четвертый выход блока управления, а третий вход объединен с пятым входом формирователя грубой поправки, первый вход которого подключен к выходу коммутатора.

Pw. /

Фш.З

фиг.