Интегратор Советский патент 1984 года по МПК G06G7/18 

Изобретение относится к радиоэлектронике и может быть использовано при построении систем фазовой авт подстройки частоты (ФАПЧ). Известен электромеханический интегратор, который можно применить в системе ФАПЧ, в котором использует ся двухфазный двигатель г.временного тока. Изменение скорости и направления вращения двигателя осуществляетс изменением амплитуда и фазь напряжения на обмотке управления при постоянной амплитуде и фазе напряжения на обмотке возбуждения. При этом амплитуда напряжения на обмотке управления является линейной функцией модуля напряжения на входе интегратора, а фаза управляющего напряжения определяется знаком входного напряжения интегратора. Вал двигателя через ре- дуктор связан с движком потенциометра, питание которого осуществляется постоянным напряжением. Выходное напряжение интегратора снимается с движка указанного потенциометра l . Недостатком данного электромеханического интегратора является низкая надежность. Наиболее близким по технической сущности к предлагаемому является ин тегратор, содержащий знаковые дискри минаторы, выходы которых через элементы И соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, подключенного к входу цифроаналогового преобразова теля, и генератор импульсов, соединенный с вторыми входами элеменгов и 2 . Недостаток известного интегратор заключается в том, что скорость изменения на выходе не зависит от амплитуда напряжения на входе, что снижает точность интегрирования. Q Цель изобретения - повышение точности интегрирования за счет обеспечения автоматического изменения постоянной интегрирования в зависимост от величины входного сигнала. Поставленная цель достигается тем что в интегратор, содержащий два зна ковых дискриминатора, входы которых объединены и являются входом интегра тора, а выхода подключены соответственно к первым входам первого и второго элементов И, вторые входы которых соединены с выходом генератора импульсов, реверсивный счетчик, суммирующий и вычитающий входа которого подключены соответственно к выходам элементов И, а выход соединен с входом аналого-цифрового преобразователя, выход которого является выходом интегратора, введены ключ, два пороговых элемента и источник постоянного тока, подключенный к сигнальному входу ключа, управляющие входы которого соединены с выходами пороговых элементов , а выход подключен к управляющему входу генератора импульсов, причем входы пороговых элементов подключены к выходам знаковых дискриминаторов. На чертеже изображена функциональная схема предлагаемого интегратора. Интегратор содержит ключ 1, источник 2 постоянного тока, пороговые элементы 3 и 4, генератор 5 импульсов, .знаковые дискриминаторы 6 и 7, элементы И 8 и 9, реверсивный счетчик 10, аналого-цифровой преобразователь 11, подключенный к выходу реверсивного счетчика 10, входа которого через элементы И подключены к выходам дискриминаторов 6 и 7 и генератора 5 импульсов. Управляющий вход генератора 5 импульсов соединен через ключ 1f управляемый с выходов пороговых элементов 3 и 4, с выходом источника 2 постоянного тока. Интегратор работает следующим об разом. При наличии напряжения на входе интегратора срабатывает либо дискриминатор 6, если напряжение на входе положительное, либо дискриминатор 7, если напряжение отрицательное. На первые входы элементов И 8 и 9 поступает напряжение с выхода генератора 5 импульсов, на вторые входы подаются напряжения с выходов дискриминаторов. Выход элемента И 8 подключен к суммирующему входу реверсивного счетчика 10, а выход элемента И 9 - к вычитающему входу. Таким образом, если появилось напряжение на выходе дискриминатора 6 (напряжение на входе положительноеУ, то напряжение с выхода генератора 5 подается на суммирующий вход реверсивного счетчика 10 и напряжение на выходе интегратора линейно нарастает, Если же напряжение на входе интегратора отрицательное, то напряжение с выхода генератора.5 подается на вычитающий вход реверсивного счетмика 10

31

и напряжение на выходе интегратора уменьшается.

При построении системы ФАПЧ необходимо, чтобы при больших отстройках достраиваемого генератора от эталонного скорость изменения напряжения на выходе интегратора была бы большо (постоянная времени интегратора малой , а при незначительных отстройках постоянная интегрирования должна быть большей (с целью обеспечения устойчивости системы).

Следует отметить, что постоянная интегрирования в предлагаемом интеграторе определяется частотой генератора 5, при этом чем ниже частота, тем больше постоянная времени интегратора.

Частота генерации определяется уровнем напряжения на управляющем входе генератора. При нулевом напряжении на управляющем входе частота генератора самая низкая. При увеличении управляющего напряжения частота генератора повышается.

Срабатывание пороговых элементов 3 или 4 происходит при превьш1ении напряжения на выходах дискриминаторов 6 или 7 определенного уровня. Двухканальный ключ 1 представляет co бой два параллельно включенных ключа с раздельными входами. Ключ оказывается замкнутым при срабатывании одного из пороговых элементов 3 или 4.

44

Таким образом, если/ивх/ ипор г,то на управляющий вход генератора 5 импульсов через ключ подается напряжение с источника 2 постоянного тока и частота генератора наивысшая, при этом постоянная интегрирования наименьшая. P iUftxl-iJnopor напряжение на управляющем входе генератора отсутствует ключ разомкнут) и частота генератора уменьшается. Это, в свою очередь, приводит к увеличению постоянной интегрирования. При необходимости число значений постоянных времени интегратора в зависимости ot уровня входного сигнала Ug может быть произвольно увеличено. В этом случае для каждого значения постоянной интегрирования необходимо добавить электронный ключ, два пороговых элемента и делитель напряжения для задания уровня управляющего напряжения. При отсутствии сигнала на входе интегратора напряжения с выходов дискриминаторов на вторые входы элементов И 8 и 9 не подаются и сигнал с выхода генератора на реверсивный счетчик не поступает. Таким образом, обеспечивается запоминание сигнала на выходе интегратора.

Технико-экономическая эффективность предлагаемого интегратора заключается в возможности простыми средствами осуществлять автоматическое изменение постоянной времени интегратора.

ИНТЕГРАТОР, содержащий два знаковых дискриминатора, входы которых объединены и являются входом интегратора, а выходы подключены соответственно к первым входам первого и второго элементов И, вторые входы которых соединены с выходом генератора импульсов, реверсивный счетчик, суммирующий и вычитающий входы которого подключены соответственно к выходам элементов И, а выход соединен с входом аналого-цифрового преобразователя, выход которого является выходом интегратора, отличающийся тем, что, с целью повышения точности интегрирования за счет обеспечения автоматического изменения постоянной интегрирования в зависимости от величины входного сигнала, в него введены ключ, два пороговых элемента и источник постоянного тока, подключенный к сигнальному входу ключа, управляющие входы которого соедииены с выходами порого9 вых элементов, а выход подключен к управляющему входу генератора импульсов , причем входы пороговых элементов подключены к выходам знаковых S С дискриминаторов.