Многотактное микропрограммное устройство управления Советский патент 1984 года по МПК G06F9/22 

тель управляющих микрокодов содержит дешифратор, вход которого соединен с входом формирователя управляющих микрокодов, выходы дешифратора соединены с входами элементов HFBi группы, выходы которых соединены с выходом формирователя.

1. МНОГОТАКТНОЕ МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее группу дешифраторов, выходы которых являются выходами устройства, последовательно соединенные регистр адреса, первый дешифратор адреса, блок памяти адресных микрокоманд, регистр микрокоманд, первый ):ьгх:од которого соединен с информационным входом регистру адреса, вход синхронизации которого соединен с первым выходом пересчетной схемы тактойых импульсов, вход которой является входом тактовых импульсов устройства, второй выход регистра микрокоманд соединен через второй дешифратор адреса с адресным входом блока памяти операционных микрокоманд, отличающееся тем, что, с целью сокращения объема оборудования, устройство содержит группу блоков элементов И, формирователь адреса микрокодов, первый вход которого соединен с вторым выходом пересчетной схемы тактовых импульсов, второй и третий входы соединены соответственно с вторым и третьим выходами регистра микрокоманд, а выход - с адресным входом блока памяти управляющих микрокодов, выход koToporo соединен с информационным входом регистра микрокодов, выход которого соединен с входом формирователя управляющих микрокодов, выходы которого соединены с первыми входами блоков Элементов И группы, выходы которых соединены соответственно с входами дешифраторов группы, а вторые входы с выходами регистра микроопераций, информационный вход которого соединен с выходом блока памяти операционных микрокоманд. 2.Устройство по п. 1, отличающееся тем, что пересчетная схема тактовых импульсов содержит счетчик, счетный вход которого соединен с входом пересчетной схемы тактовых импульсов и входом элемента И, выход которого соединен с первым выходом пересчетной схемы тактовых импульсов, второй выход которой соединен с выходами счетчика и СО 4 группой входов элемента И. 3.Устройство по п. 1, о т л и чающееся тем, что формирова:о тель адреса микрокодов содержит де00 шифратор, первый, второй и третий входы которого соединены соответственно с входами формирователя адреса микрокодов, первая группа выходов дешифратора соединена с входами элемента ИЛИ, выход которого и вторая группа выходов дешифратора соединены с выходами формирователя адреса микрокодов . 4.Устройство по п. 1, о т л ичающееся тем, что формирова

Изобретение относится к автоматике и вычислительной технике и может быть использовало при построении многотактных микропрограммных устройств управления вычислительных и управляющих систем, а также систем передачи данных.

Известно микропрограммное устройство управления, содержащее два блока памяти, счетчик адреса, счетчик тактовьк импульсов, регистр микрокоманд, дешифратор микроопераций, два дешифратора адреса 1.

Недостатком устройства является низкая экономичность, обусловленная большими затратами микропрограммной памяти на хранение многотактных микрокоманд.

Наиболее близким по технической сущности и достигаемому результату к изобретению является многотактное микропрограммное устройство управления, содержащее формирователь микроопераций, выходы которого являются выходами устройства, последовательно соединенные регистр адреса, первый дешифратор адреса, блок памяти адресных микрокоманд, регистр микрокоманд, первый выход которого соединен с информационным входом регистра адреса, вход синхронизации которого соединен с первым выходом пересчетной схемы тактовых импульсов, вход которой является входом устройства, второй выход регистра микрокоманд соединен через второй дешифратор адреса с входом блока памяти операционных микрокоманд 12j.

Недостатком известного устройства является низкая экономичность, обусловленная большой избыточностью блока памяти операционных микрокоманд, а также сложностью формирователя микроопераций . .

Избыточность блока памяти операционных микрокома;нд вызвана тем.

что в этом блоке хранятся микрокоманды двух типов: однотактные операционные микрокоманды, которые выдаются за один такт работы устройст5 ва, и многотактные операционные микрокоманды, которые вьщаются в течение нескольких такто.в работы устройства. Каждая многотактная операционная микрокоманда характеризует0 ся множеством соответствующих операционных полей, в которых записаны соды микроопераций, а также множество тактов, в которых вьщаются соответствующие микрооперации.

J5 В блоке операционных микрокоманд каждая многотактная микрокоманда записана столько раз, сколько используется различных вариантов задания множества, т.е. многотакткые

20 операционные микрокоманды, состоящие из одинаковых микроопераций, но выдаваемых в различной последовательности, повторяются столько раз, сколько различных вариантов их ис5 пользования предусмотрено. Такая организация операционной памяти приводит к ее существенной избыточности, поскольку не учитывается возможность однократного задания многотактных 0 микрокоманд, отличающихся только

моментами и порядком вьщачи одинаковых микроопераций.

Индивидуализированное хранение многотактных операционных микроко5 манд, отличающихся только моментами и последовательностью выдачи одинаковых в1кроопераций, также приводит к большой избыточности блоков памяти, что снижает экономичность и

надежность функционирования устройства.

Кроме того, низкая экономичность известного устройства обусловлена большой сложностью и нерегулярностью, формирователя микроопераций,который состоит из коммутатора, управляемого адресным полем регистра микрокоманд и схемами дешифрации, которые дешифрируют содержимое каждого из операционных полей операционной микрокоманды. Таким образом, известное устройство имеет низкую экономичность и низкую регулярность структуры, что снижает его надежность и затрудняет модификацию схемы. Целью изобретения является сокра щение объема оборудования устройств Поставленная цель достигается мное устройство управления, содержа щее группу дешифраторов, выходы которых являются выходами устройства, последовательно соединенные регистр адреса, первый дешифратор адреса, блок памяти адресных микрокоманд, регистр микрокоманд, первьш выход которого соединен с информационным входом регистра адреса, вход синхро низации которого соединен с первым выходом пересчетной схемы тактовых импульсов, вход которой является вх дом тактовых импульсов устройства, второй выход регистра микрокоманд соединен через второй дешифратор адреса с адресным входом блока памяти операционных микрокоманд, соде жит также группу блоков элементов И формирователь адреса микрокодов, пе вый вход которого соединен с вторым выходом пересчетной схемы тактовых импульсов, второй и третий входы соединены соответственно с вторым и третьим выходами регистра микрокоманд, а выход - с адресным входом блока памяти управляющих микрокодов выход которого соединен с информаци онным входом регистра микрокодов, выход которого соединен с входом формирователя управляющих микрокодов, выходы которого соединены с первыми входами блоков ьлементовИ группы, выходы которых соединены со ответственно с входами дешифраторов группы, а вторые входы - с выходами

регистра микроопераций, информационный вход которого соединен с выходом блока памяти операционных микрокоманд.

При этом пересчетная схема тактовых импульсов содержит счетчик, счетный вход которого соединен с входом пересчетной схемы тактовых импульсов и входом элемента И, выход которого

Регистр 1 адреса и дешифратор 2 предназначены для формирования адресов определенных адресных микрокоманд, которые считываются из блока 3 памяти.

Регистр 4 микрокоманд имеет три адресных поля. Первое поле 4, определяет адрес очередной адресной микрокоманды, второе поле 42 - адрес 334 соединен с первым выходом пересчетной схемы тактовых импульсов, второГ выход которой соединен с выходами счетчика и группой входов элемента И, Формирователь адреса микрокодов содержит дешифратор, первый, второй и третий входы которого соединены соответственно с входами формирователя адреса микрокодов, первая группа выходов дешифратора соединена с входами элемента ИЛИ, выход которого и вторая группа выходов дешифратора соединены с выходом формирователя адреса микрокодов. Кроме того, формирователь управляющих микрокодов содержит дешифратор, вход которого соединен с входом формирователя управляющих микрокодов, выходы дешифратора соединены с входами элементов ИЛИ группы, выходы которых соединены с выходом формирователя. На чертеже представлена функциональная схема многотактного устройства микропрограммного управления. Устройство содержит регистр 1 адреса, первьй дешифратор 2 адреса, блок 3 памяти адресных микрокоманд, регистр 4 микрокоманд с полем 4( следующего адреса, полем 4г адреса операционных микрокоманд и дополнительным адресным полем 4j, второй дешифратор 5 адреса, блок 6 памяти операционных микрокоманд, формирователь 7 микроопераций, содержащий дешифраторы 7f , вход 8 тактовых импульсов, пересчетную схему 9 тактовых импульсов, содержащую счетчик 9/ и элемент И 9д, формирователь 10 адреса микрокодов, содержащий дешифратор 10, и элемент ИЛИ Ю.., блок 11 памяти управляющих микрокодов, регистр 12 микрокодов, формирователь 13 управляющих микрокодов, содержащий дешифратор 13( и группу элементов ИЛИ 13, регистр 14 микроопераций, группу блоков элементов И 15, выход 16 микроопераций, вход 17 кода операций. 51 очередной операционной микрокоманды второе 4 и третье 4з поля - начальный адрес управлянщего микрокода. Дешифратор 5 адреса определяет адреса операционных микрокоманд, хра нимых в блоке 6. Формирователь 7 микроопераций осуществляет дешифрацию полей операционных микрокоманд в соответствии С кодами, поступающими из регистра 14 микроопераций. Устройство работает следующим образом. По начальному адресу, записываемому в регистр 1, с входа 17 из бло ка 3 памяти в регистр 4 считьгоается адресная микрокоманда, состоящая из трех поЛей. Первое поле определяет адрес следующей адресной микрокоманды, который передается затем в ре гистр 1 по сигналу с выхода пересчет ной схемы тактовых импульсов. Второе поле регистра 4 задает адрес операционной микрокоманды, считываемой из блока 6 памяти в регистр 14. Кроме того, по информации записанной во втором и третьем полях регистра 4 формирователь 10 задает начальный адрес управляющего ,микрокода, считьгоаемого из блока 11 памяти. Адрес следующего зшравляющего микрокода формируется в соответствии с тактовыми импульсами, поступающими из счетчика 9. Последовательности управляющих микрокодов считьгааются в регистр 12 дешифрируются в формирователе 13 и в требуемой временной и логической последовательности открывают блоки элементов И 15, через которые информация из операционных полей регистра 14 поступает на входы формирователя 7 микроопераций. При считывании из блока 6 памяти однотактнай операционной микрокоманды возбуждается один из выходов первой группы дешифратора и через элемент ШШ формируется фиксированный адрес, по которому из блока 11 памяти в регистр 12 поступает фиксированный код, по этому коду возбуждаются все выходы формирователя 13, разрешая п рохождение однотактной операционной микрокоманды из регистра 14 через элементы И 15 на дешифратор формирователя 7. Управляющие сигналы с выходов дешифраторов поступают на выходы 16 устройства. Выигрьш в экономичности -растет по мере увеличения доли многотактных микрокоманд и числа их повторений. В предлагаемом устройстве существенно упрощается формирователь микроопераций за счет того, что в нем отсутствует сложный коммутатор, который управляет в известном устройстве передачей операционных полей на соответотв5тощие схемы дешифрации. ЭРаким образом, предлагаемое устройство обеспечивает выполнение микропрограмм при значительно меньшем объеме оборудования. Использование изобретения позволяет проектировать более надежные и гибкие устройства микропрограммного управления.