Микропрограммное устройство управления Советский патент 1985 года по МПК G06F9/22 

соответственно с (К+1)-й по (К+3)-ю группы, выходы элементов И (КЧ-1)-й группы соединены с второй группой входов формирователя адреса и третьей информационной группой входов 960 счетчика адреса, выходы элементов И с (К+2)-й по (К+3)-ю группы соединены соответственно с выходами микроопераций устройства и третьей группой входов формирователя адреса.

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее формирователь адреса, счетчик адреса, первьй и второй дешифраторы, блок памяти микрокоманд, регистр микрокоманд, счетчик тактов, генератор импульсов, триггер К, (К - количество зон блока памяти микрокоманд) групп элементов И, первьй элемент И, причем входы логических условий устройства соединены с первой группой входов формирователя адреса, выходы которого соединены с первой группой информационных входов счетчика адреса, входы кода операции устройства соединены с второй группой информационных входов счетчика адреса, выходы которого соединены с входами первого дешифратора, выходы которого соединены с адресными входами блока памяти микрокоманд (т-разрядность блока памяти микрокоманд), выходы блока памяти микрокоманд с первого по т-й соединены с информационньми входами соответствующих элементов И с первой по К-ю группы, выходы счетчика тактов соединены с входами второго дешифратора, выходы которого сЬединены с управляющими входами соответствующих элементов И с первой по К-ю группы, вход пуска устройства соединен с управляющим входом гене ратора импульсов, первый выход которого соединен с первым входом первого элемента И, отличающееся тем, что, с целью уменьшения объема оборудования, устройство содержит (К+1)-ю, (К+2)-ю и (К+3)-ю группы элементов И, второй элемент И и элемент задержки, причем второй выход генератора импульсов соединен с С-входом триггера и управляющим (П входом блока памяти микрокоманд, (тп+1)-й выход которого соединен с D-входом триггера, единичный выход триггера соединен с инверсным входом второго элемента И и вторым входом первого элемента И, выход которого соединен со счетными входами счетчика адреса и счетчика тактов, СП первьй выход генератора импульсов соединен с прямым входом второго ф о элемента И, выход которого соединен с установочным входом счетчика тактов, входом элемента задержки и управляющими входами элементов И (К+1)-й - (К+3)-й групп,- выходы элементов И с первой по К-ю группы соединены с информационными входами регистра микрокоманд, выход элемента задержки соединен с установочным входом регистра микрокоманд, с первой по третью группы выходов которого соединены с информационными входами соответствующих элементов И

Изобретение относится к автомати ке и вычислительной технике и может быть использовано при построении управляющих устройств систем переда чи и обработки данных с микропррграммным управлением. Известно микропрограммное устрой ство управления, содержащее регистры адреса и микрокоманд, блок памят первый и.второй дешифраторы, формирователь адреса, генератор тактовых импульсов, элементы И, элемент задержки 1 J. Недостатком указанного устройства является низкая экономичность блока памяти вследствие большог информационной избыточности кодов микрокоманд. Наиболее близким к предлагаемому по технической сущности и достигаемому результату является микропрограммное устройство управления, содержащее формирователь адреса, счет чик адреса, первый и второй дешифратор, блок памяти микрокоманд, регистр микрокоманд, счетчик тактов, генератор импульсов, триггер, К груп элементов И, первьй элемент И, причем входы логических условий устройства соединены с первой группой входов формирователя адреса, выходы , которого соединены с первой группой информационных входов счетчика адре са, входы кода операции устройства соединены с второй группой информационных входов счетчика .адреса, выходы которого соединены с входами первого дешифратора, выходы которого соединены с адресными входами блока памяти микрокоманд, первый - т-й выходыблока памяти микрокоманд соединены с информационными входами первой - К-й групп элементов И, выходы счетчика тактов соединены с входами второго дешифратора, выходы которого соединены с управляющими входами первой - К-й групп элементов И соответственно, вход пуска устройства соединен с управляющим входом генератора импульсов, первый выход которого соединен с первым входом первого элемента И 23. Недостатком известного устройства является большой объем оборудования. Этот недостаток обусловлен существенной информационной избыточностью кодов микрокоманд, хранящихся в блоке памяти. Цель изобретения - уменьшение объема .оборудования. Поставленная цель достигается тем, что микропрограммное устройство управления, содержащее формирователь адреса, счетчик адреса, первый и второй дешифраторы, блок памяти микрокоманд, регистр микрокоманд, счетчик тактов, генератор импульсов, триггер К (К - количество зон блока памяти микрокоманд) групп элементов И, первый элемент И, причем входы логических условий устройства соединены с первой группой входов формирователя адреса, выходы которого соединены с первой группой информационных входов счетчика адреса, входы кода операции устройства соединены с второй группой информационных входов счетчика адреса, выходы которого соединены с входами первого дешифратора, выходы которого соединены с адресными входами блока памяти микрокоманд (т - разрядность блока памяти микрокоманд), выходы блока памяти микрокоманд с первого по т-й соединены с информационными входами соответствующих элементов И с первой по К-ю группы, выходы счетчика тактов соединены с входами второго дешифратора, выходы которого соединены с 3 управляющими входами соотрштствующих э.пементов И с первой по К-ю группы, вход пуска устройства соединен с управляющим входом генератора .импуль сов, первый выход которого соединен с первым входом первого элемента И, устройство содержит (К+1)-ю, (К+2)-ю и (К+3)-ю группы элементов И, второй элемент И и элемент задержки, причем второй выход генератора импульсов соединен с С-вхрдом триггера и управляющим входом блока памяти микрокоманд, (т+1)-й выход которого соединен с D-входом триггера, единичный выход триггера соединен с инверсным входом второго элемента И и вторым входом первого элемента И, выход которого соединен со счетными входами счетчика адреса и счет чика тактов, первый выход генератора импульсов соединен с прямым входом второго элемента И, выход которого соединен с установленным входо счетчика тактов, входом элемента за держки и управляющими входами элементов И (К+1)-й - (К+3)-й групп, выходы элементов И с первой К-ю гру пы соединены с информационными вход ми регистра микрокоманд, выход элемента задержки соединен с установоч ным входом регистра микрокоманд, с первой по третью группы выходов которого соединены с информационными входами соответствующих элементо И соответственно с (К+1)-й по (К+3) группы, выходы элементов И (К+1)-й группы соединены с второй группой входов формирователя адреса и треть ей информационной группой входов счетчика адреса, вьтходы элементов И с (К+2)-й по (К+3)-ю группы соеди нены соответственно с выходами микр операций устройства и третьей группой входов формирователя адреса. Сущность изобретения состоит в упрощении устройства путем снижения объема блока памяти микрокоманд на основе увеличения средней мощности кодов микрокоманд. Средняя мощность кодов микрокоманд в предлагаемом ус ройстве увеличивается за счет группирования неинформативных (нулевых) зон в правой части кодов микрокоманд; декомпозиции кодов микрокоманд на части и хранения частей микрокоманд в отдельных линейках блока памяти; удаления неинформативных частей из кодов микрокоманд 9604 и введения соответствующих технических средств. Коды микрокоманд делятся на К частей, причем каждая часть, если она является информативной (ненулевой) . хранится в отдельной линейке блока памяти. Неинформативные (нулевые) части в блоке памяти не хранятся. Последняя информативная часть микрокоманды отмечается нулевой меткой. На фиг, 1 приведена функциональная схема предлагаемого микропрограммного устройства управления; на фиг, 2 - пример упаковки информации в известном и предлагаемом устройствах. Микропрограммное устройство управления содержит (фиг. 1) формирователь 1 адреса, состоящий из группы элементов И 2 и группы элементов СУММА ПО МОДУЛЮ ДВА 3, счетчик 4 адреса, первый дешифратор 5, блок 6 памяти микрокоманд, первую - К-ю группы элементов И 7,1-7.К соответственно, регистр 8 микрокоманд с полями: адресным 8.1, микроопераций 8,2 и логических условий 8,3, (К+1)-ю и (К+2)-ю группы элементов И 9 и 10 соответственно, генератор 11 импульсов, триггер 12, элемент 13 задержки, первьй элемент И 14, счетчик 15 тактов, второй дешифратор 16, (К+3)-ю группу элементов И 17, второй элемент И 18, Устройство имеет также входы логических условий 19, кода операции 20, пуска 21 и выход 22 микроопераций. На фиг. 2 Nn и т - число микрокоманд и разрядность исходного блока памяти известного устройства и N и m - число линеек и разрядность блока памяти предлагаемого устройства. Фигурными скобками объединены линейки блока памяти предлагаемого устройства, соответствующие одной микрокоманде, которая хранится в блоке памяти известного устройства. Соответствие между микрокомандами обозначено стрелкой. Заштрихованной части блоков соответствуют неинформативные (нулевые) зоны, В рассматриваемом примере К 4. Кроме того, в блоке памяти микрокоманд предлагаемого устройства выделен (без соблюдения масштаба) разряд метки, причем Z равно 1, если в линейке хранится часть кода, которая не является последней 5 в микрокоманде. О-в противном случае. Генератор 11 при наличии разрешающего сигнала на входе 20 генерирует две последовательности импульсов : по импульсам первой последовательности производится считьгоание информации из блока 6, по импульсам второй последвовательности осуществляется изменение содержимого счетчика 15. Длительность импульсов первой последовательности Г выбирается из условия , где Тсц- время считьюания информации из блока 6 памяти микрокоманд. Предлагаемое устройство работает следующим образом. .В исходном состоянии все элементы памяти обнулены. На первом выходе дешифратора 16 присутствует высокий потенциал, открывающий группу элемён тов И 7.1. В счетчик 4с входа 20 за писан код операции (начальньй адрес) По потенциальному сигналу Пуск, поступающему на вход 21, генератор 11 формирует импульс первой последовательности, по которому происходит считывание информации из блока 6. Первая часть микрокоманды через элементы И 7,| залисывается в первые m разрядов регистра 8, Если данная микрокоманда состоит из нескольких частей, то на (пЦ-1)-м выходе блока 6 появляется еиничный сигнал, который запоминается триггером 12, Тогда импульс второй последовательности, проходя через открытый элемент И 14, увеличивает содержимое счетчиков 15 и 4 на единицу и дешифратор 16 открывает следующую группу элементов И 7.2. Элемент И 18 при этом закрыт и код из регистра 8 не считывается. Следующим импульсом первой последовательности из блока 6 памяти по увеличенному на единицу 606 адреса, записанному в счетчике 4, считывается очередная часть микрокоманды. Если эта часть не является последней, то устройство функционирует по описанному выше алгоритму: во вторые m разрядов регистра 8 передается часть кода микрокоманды, триггер 12 находится в единичном состоянии, следующим импульсом второй последовательности содержимое счетчиков 4 и 15 увеличивается на единицу. Если данная часть является последней, частью кода микрокоманды, т.е. Z 0, то триггер 12 устанавливается в нулевое состояние, закрывает элемент И 14 и открывает элемент И 18. Тогда по очередному импульсу второй последовательности счетчик 15 устанавливается в нулевое состояние. сигналы микроопераций с-поля 8.2 регистров вьщаются на выходы 22, код адреса с поля 8.1 поступает в формирователь 1 адреса (переменная часть) и счетчик 4 (постоянная часть), а код логических условий (если микрокоманда является микрокомандой ветвления) через элементы И 17 маскирует значения логических условий с входа 19. Затем производится обнуление регистра 8 импульсом с выхода элемента 13. По Сформированному в счетчике 4 адресу очередной микрокоманды из блока 6 памяти считывается информация и устройство работает в соответствии с описанным алгоритмом. Таким образом, технические преимущества предлагаемого устройства состоят в существенном уменьшении объема блока памяти (а следовательно, повьшении надежности) и расширении области применения устройства за счет возможности безызбыточного хранения микрокоманд переменной длины.

1

,,,,.,Х

Нп

у////////Щ.

.

/ть.

п.