Устройство формирования точной оценки измеряемого параметра Советский патент 1984 года по МПК G01S13/16 

Изобретение относится к радиотехнике и может быть использовано для формирования точной оценки измеряемого параметра в многоканальных изме рительных системах. Известен широкий класс радиотехни ческих устройствj формирующих резуль тат измерения - оценку измеряемого парги 1ет,ра (- путем сравнения уровне выходных сигналов М параллельных каналов оценивания, каждый из которы настроен на одно из возможных значет НИИ параметра Л-j- , f - l,lf. Известен пеленгатор, содержащий последовательно соединенные остронап равленную сканирующую антенну, устройство обработки и индикатор. Устройство обработки сигналов в данном пеленгаторе содержит последовательно соединенные смеситель и усилитель промежуточной частоты/ к выходу кото рого подключены объединенные по вхо ду N идентичные цепочки,состоящие-И узкополосного фильтра и гилплитудног детектора, выходы всех N цепочек подключены к N входам индикатора. Решение о наличии или отсутствии сигнала выносится человеком-оператором на основе наблюдения всей совокупности спектральных составлякнцих на экране индикатора 1. Однако быстрая утомляемость опер тора ведет к большой вероятности пропуска пеленгуемых сигналов. Наиболее близким к предлагаемому является устройство формирования точной оценки измеряемого параметра, содержащее синхронизатор, последовательно соединенные первый регистр и первый ключ второй ключ, последовательно соединенные второй регистр и блок сравнения, выход которого под-. ключен к Входу записи второго регист ра, причем первый выход синхронизатора подключен к упразляющетлу входу первого ключа 2. Однако данное устройство характеризуется низкой точностью измерения определяемой шагом дискретизации. Цель изобретения - повышение точности измерений. Поставленная цель достигается т«л что в устройство формирования точной оценки измеряемого параметра, содержащее синхронизатор, последовательно соединенные первый регистр и первый ключ, второй ключ,последовательно со- единенные второй регистр и блок срав нения, выход которого подключен ко входу записи второго регистра, причем первый выход синхронизатора подключен к управляющему входу первого ключа, введены следовательно соединенные третий, четвертый, пятый, шестой регистры, третий ключ, первый сумматор, первый вычитатель, первый умножитель, делитель, второй умножитель, второй сумматор и коммутатор, выход которого является выходом устройства, а стробирующий вход подк шчен к второму выходу синхронизатора, первый блок памяти, выход которого соединен с вторым входом второго умножителя, причем управляющие входы третьего, четвертого и пятого регистров объединены и подключены к третьему, выходу синхронизатора, выход третьего регистра через седьмой регистр подключен к сигнальному входу второго ключа, выход второго регистра через последовательно соединенные четвертый ключ и третий умножитель подключен к второму входу первого вычитателя, управляющие входы второго, третьего и четвертого ключей объединены и соединены с первым выходом синхронизатора, вход записи первого, шестого и седьмого регистров соединены с выходом блока сравнения, выход третьего ключа через второй вычитатель подключен к второму входу делителя, вторые входы второго вычитателя и первогосумматора подключены к выходу второго ключа, выход первого ключа через четвертый умножитель подключен к вторым входам коммутатора и второго сумматора, а также второй вход блока памяти, выгход которого подключен к второму входу четвертого умножителя, дешифратор, выход которого подключен к управляющему в.ходу коммутатора, первый вход дешифратора объединен с первым входом четвертого умножителя, причем четвертый выход синхронизатора подключен к сигнальному входу первого регистра, вход третьего регистра является информационным входом устройства формирования точной оценки измеряемого парс1метра, первый вход синхронизатора и входы установки в ноль второго, третьего, четвертого и пятого регистров объединены и являются входом пилот-сигнала, второй вход синхронизатора Является входом синхроимпульсов, а третий вход синхронизатора и второй вход дешифратора объединены и являются.входами установки числа обрабатываемых отсчетов. На фиг.1 представлена структурная электрическая схема предлагаемого устройства; на фиг. 2 - синхронизатор, пример выполнения. Устройство (фиг.1) содержит синхронизатор 1, первый 2, второй 3, третий 4, четвертый -Я, пятый 6, шестой 7 и седьмой 8 регистры, блок 9 сравнения, первый 10, второй 11, третий 12 и четвертый 13 ключи, дешифратор 14, первый блок 15 памяти, первый умножитель 16, первый вычитатель 17, второй умножитель 18, первый сумматор 19, второй вычитатель 20, третий умножитель 21, делитель 22, второй сумматор 23, коммутатор 24, второй блок 25.:5амяти, четвертый умножитель 26. Синхронизатор (фиг.2) содержит ключ 27, элемент 20 задержки 3, счетчик 29, компаратор 30, RS-триггер 31, формирователь 32 и элемент ИЛИ 33. На третьем входе синхронизатора, 1 задают число N-1,определяющее объем массива дискретных отсчетов, подлежащих обработке. Устройство формирования точной оценки измеряемого параметра работа ет следующим образом. В момент t 0 на первый вход синхронизатора 1 подается пилотсигнал, предваряющий во времени поступление труппы информационных ч сел, соответствующих входным отсчетам. Этот сигнал записывает в счетчик 29 синхронизатора 1 число -1 и переводит RS-триггер 31 синхронизатора 1 в состояние 1 на инверсном выходе. Ключ 27 синхронизатора 1 от крывается, разрешая прохождение Н сопровождающих информацию синхроимпульсов с первого входа синхронизатора 1 на входы записи третьего 4, четвертого 5 и пятого 6 регистров. Пилот-сигналом также обнуляются тре тий 4, четвертый 5, пятый 6 и второ 3 регистры. На сигнальный вход тре, тьего регистра 4 подаются числа, соответствующие входным дискретным отсчетом {yt}f Т 1 jlf , а на второй вход синхронизатора 1 - сопровозвдаю щие эти числа синхроимпульсы, которые проходят на входы записи третье го 4, четвертого 5 и пятого б регис тров и управляют процессом записи информации. В третий регистр 4 запи сывается очередной S, входной отсчет, в четвертый 5 и пятый 6 регис тры - предшествующий и еще более ранний входной отсчет. Отсчет,содер жащийся в четвертом регистре 5, уча TiyeT в процедуре обнаружения наи-большего (экстремального) отсчета. Счетчик 29 синхронизатора 1 подсчит вает количество синхроимпульсов, со провождающих информацию. В первый регистр 2 с выхода счетчика 29 в процессе выполнения процедуры обнар жения экстремального отсчета помеща ется число, соответствующее расстоянию (в числе интервалов й между отсчетами) наибольшего входного отсчета от нижней границы значений mif, измеряемого параметра Л. Задержкой сигнала в элементе 28 згшер жки обеспечивается смена показаний счетчика 29 синхронизатора 1 только после завершения перезаписи информа ции в третьем 4, четвертом 5 и пятом 6 регистрах. Когда в четвертом регистре 5 находится первый из маесива обрабатываемых входных отсчетов, счетчик 29 синхронизатора 1 имеет на выходе число О, т.е. имеет место запаздывание показаний счетчика 29 синхронизатора 1 на единицу по сравнению с числом поступивших на вход устройства формирования точной оценки входных отсчетов. Процедура обнаружения наибольшего отсчета, выполняется следующим образом. Число с выхода четвертого регистра 5 поступает на объединенные входы блока 9 и второго регистра 3. На второй вход блока 9 сравнения поступает число из второго регистра 3. Если новое число превышает хранящееся во втором регистре 3 значение, выполняется запись содержимого четвертого регистра 5 во второй регистр 3 и показаний счетчика 29 синхронизатора 1 в первый регистр 2. Чтобы в процедуре обнаружения приняли участие все N чисел входного массива, на входы записи третьего 4, четвертого 5 и пятого б регистров необходимо подать (N+1) импульс. Дополнительный (Н+1)-й импульс, обеспечивающий участие в процедуре обнаружения N-ro . входного отсчета, формируется на вы- ходе компаратора 30 синхронизатора 1 в момент достижения счетчиком 29 i показания (N-1). По завершению Процедуры обнаружения RS-трйггер 31 синхронизатора 1 устанавливается в состояние логического нуля на инверсном выходе, запрещая прохождение каких-либо,(помеховых) импульсов через ключ 27. При этом в седьмом 8, втором 3 и шестом 7 регистрах оказываются наибольший и два соседних к нему входные отсчеты, в первом регистре 2 - число L.,, определяющее расстояние в единицах 4Л от нижней границы значений измеряемого параметра до наибольшего отсчета. Далее начинается вычисление поправки к грубой оценке параметра, в которую может быть пересчитан номер максимального отсчета. В момент переворота RS-триггера 31 синхронизатора 1 открываются первый 10, второй 11, четвертый 13 и третий 12 ключи. В первом сумматоре 19 выполняется сложение чисел, соответствующих соседним по отношению к максимальному отсчетам Уц и Уц+. В вычитателе 20 формируется разность У1, УЕ,. . В третьем умножителе 21 вычисляется удвоенное значение амплитуды максимального отсчета. Второй вычитатель 20 формирует разность 2Уц-Уц -Уц , которая затем удваивается в первом умножителе 16, делитель 22 формиру.ет нормированную поправку i.-fi 2(2V..-V-r) К грубой оценке параметра (определяющейся номером наибольшего отсчета). Для пересчета к истинному значению нормированная поправка во втором умножителе 18 умножается на величину шага лД между отсчетами. В четвертом умножителе 26 формируется грубая оценка парешетра Во втором сумлатаре 23 осуществляется сложение кодов чисел соответствущих грубой оценке измеряемого параметра и поправки Результат измерения на выход уст ройства формирования точной, оценки подается через коммутатор 24. Коммутатор управляется дешифратором 14, настроенным на обнаружение двух чисел: О и N-1. Роль коммутатора 24 заключается в следующем. Бели максимальный отсчет выходного эффекта лежит на краю группы обрабатываемых отсчетов выходного эффекта, алгоритм (1) фОЕ лирования поправки к грубой оценке становится неработоспособнш. В этом случае tfa выход измерителя по дается результат грубого оценивания. Дешифратор 14 может быть выполнен в частности, в виде двух объединенных по входу компараторов, один из которых проверяет совпадение входного ин формационного числа с О, а другой с числом Н-1. Выходы кс 1параторов через элемент ИЛИ подключены к управляющему (одноразрядному адресному) входу коммутатора 24. На стробирующий вход кo мyтaтopa 24 подается короткий импульс со второго выхода синхронизатора 1. Этот |импульс задержан относительно момента начала процедуры уточнения (переворота RS-триггера 31} на временной интервал Гд(, необходимый для завер- шения вычислительных операций по формированию точной оценки параметра. Формируется указанный импульс в формирователе 32, входящем в состав синхронизатора 1. Этот же импульс служит для считывания результата измерения с выхода устройства фор ирования точной оценки. Сравнительный анализ показывает, что использование устройства формирования точной оценки позволяет существенно повысить точность оценки измеряемого параметра.

УСТРОЙСТВО ФОРМИРОВАНИЯ ТОЧ.НОЙ ОЦЕНКИ ИЗМЕРЯЕМОГО ПАРАМЕТРА, содержащее синхронизатор, последовательно соединенные первый регистр . и перзаЛ ключ, второй ключ, последовательно соединенные второй регистр и блок сравнения, выход которого подключен ко входу записи второго регистра, прячем первый выход синхронизатора подключен к управляющему входу первого ключа, отличающее.ся тем, что, с целью повышения точиости измерений,введены последовательно соединенные третий. Четвертый, пятый, щестой регистры, третий ключ, первый сумматор, первый вычитатель, первый умножитель, делитель, второй умножитель, второй сумматор ; и коммутатор, выход которого является выходом устройства, в строСйрующйй вход подключен к второму выходу синхронизатора, первый блок памяти, выход которого соединен с вторым входом второго умножителя, причем уп равляющие входы третьего, четвертого 1 и пятого регистров объединены и под7 дя ., 7j... ; yj fe... ключены к третьему выходу синхрони- затора, выход третьего регистра через седьмой регистр подключен к сигнальному входу второго ключа, выход второго регистра через последовательно соединенные четвертый ключ и третий умножитель подключен к второму входу первого вычитателя,управлякицие входы второго, третьего и четвертого ключей объединены и соединены с первым выходом синхронизатора/ входы записи первого, шестого и седьмого регистров соединены с выходом блока сравнения, выход третьего ключа через второй вычитатель подключен к второ- му входу делителя, вторые входы втос S рого вычитателя и первого сумматора подключены к выходу второго ключа, U) выход первого ключа через четвертый умножитель подключен к вторым входам коммутатора и второго сумматора, а также второй блок памяти, выход кото рого подключен к второму входу чет- g вертого умножителя, дешифратор, выход которого подключен к управляющетлу входу кокмутатора, первый вход дешифратора объединен с первым входом четвертрго умножителя, причем четвертый выход синхронизатора подключен к сигнальному--входу первого регистра, ся со вход третьего регистра является информационным входом устройства формирования точной оценки измеряемого 4 параметра, первый вход синхронизатора и вход установки в ноль второго, третьего, четвертого и пятого регистров объединены и являются входом пилот-сигнала, второй вход синхрони затора является входом синхроимпульсов, а третий вход синхронизатора и второй вход д хшфратора объединены и Являются входами установки числа обрабатываемых отсчетов.