Микропрограммное устройство управления Советский патент 1984 года по МПК G06F9/22 

динен с входом сброса первого регист- дов устройства соединена с группой. ра адреса, группа информационньгх вхо- информационных входов регистра команд.

1 103231

М1-И(РОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее регистр условий, первый блок элементов Н, буферньм регистр, блок элементов ИЛИ, второй блок элементов И, первый регистр адреса, дешифратор адреса, запоминающий блок адресных n.кpoкоманд, группу запоминающ1тх блоков операционных микрокоманд, генератор тактовых импульсов и элемент задержки, причем первая группа информационных входов буферных регистров соединена с группой выходов первого блока элементов И, группа выходов буферного регистра соединена с группой информационных входов второго блока элементов И, управляющий вход которого соединен с выходом генератора тактовых импульсов, группа выходов второго блока элементов И соединена с группой информационных входов первого регистра адреса, выходы которого соединены с входами дешифратора адреса, синхронизирующий вход которого соединен с входом сброса буферного регистра и с выходом элемента эадержкр;, вход которого соединен с выходом генератора тактовых импульсов, группа выходов дешифратора адреса соединена с группой адресных входом запоминающего блока адресньос микрокоманд, отличающееся тем, что, с целью расширения функциональных возможностей за счет расширения списка операционных микрокоманд без увеличения длины управляющего слова, дополнительно содержит регистр команд, второй регистр адреса. Группу дешифраторов адреса, регистр микрокоманд, причем первая группа входов блока элементов ИЛИ соединена с первой группой выходов запоминающего блока адресных микрокоманд, вторая группа выходов которого соединена с группой информационных входов регистра дюгических условий, вторая группа (Л входов первого блока элементов И является группой кодовых входов устройства, группа выходов регистра команд соединена с.второй группой входов блока элементов ИЛИ, группа вьгхо да которого соединена с второй группой информационных входов буферного регистра, вход сброса регистра логических условий соединен с выходом элемента задержки, третья группа выходов запоминающего блока адресных микрокоманд соединена с группой информационных входов второго регистра адреса, выход каждого поля которого соединен с входом соответствующего дешифратора группы дешифраторов адреса, выходы которых соединены с адресными входами соответствующих запоминающих блоков операционных микрокоманд, выходы которьгх соединены с информационныьот входами регистра микрокоманд, выходы которого являются выходами устройства, выход запоминающего блока адресных микрокоманд сое

Изобретение относится к вычислительной технике, в частности к устройствам и системам микропрограммног управления, и может быть использовано при построении ЭВМ и контроллеро с микропрограммным управлением. Известно микропрограммное устройство управления, содержащее два блока памяти, буферный регистр, регистр адреса, регистр команд, дешифратор, генератор импульсов, две группы элементов И, группу элементов ИЛИ и эле мент задержки lj . Недостатком этого устройства явля ется большой объем,оборудования. Наиболее близким к предложенному по технической сущности и достигаемо му положительному эффекту является устройство микропрограммного управле ния, содержащее регистр команд, первую группу элементов И, буферный регистр, группу элементов ИЛИ, вторую группу элементов И, регистр адреса, дешифратор адреса, запоминающий блок адресных микрокоманд, группу запоминающих блоков операционных микрокоманд, генератор тактовьгх импульсов и элемент задержки, причем первый вход устройства соединен с входом регистра команд, выход группы эде- ентов ИЛИ - с первым информационным входом буферного регистра, второй ин формационный вход которого соединен с выходом первой группы элементов И, выход буферного регистра соединен с первыми входами второй группы элементов И, BTopbie входы которой соединены с выходом генератора тактовых импульсов, выходы второй группы элементов И соединены с информационнь ми входами регистра адреса, выходы кото рого соединены с входами дешифратора адреса, синхронизирующий вход которого соединен с выходом элемента задержки, вход которого соединен с выходом генератора тактовых импульсов, выход дешифратора адреса соединен с входом запоминающего блока адресных микрокоманд 2j . Недостатком данного устройства являются ограниченные функциональные возможности, обусловленные ограниченным набором микрокоманд, который определяется количеством упраиляю цих слив, хранимь Х в запоминающих блоках операционн,1х микрокоманд. Цель изобретения - расширение функциональных возможностей устройства путем расширения списка операционных микрокоманд без увеличения длины управляющего слова. Поставленная цель достигается тем, что в микропрограммное устройство управления, содержащее регистр условий, первый блок элементов И, буферный регистр, блок элементов ИЛИ, второй блок элементов И, первый регистр адреса, дещифратор адреса, запоминающий блок адресных микрокоманд, группу запоминающих блоков операционн1)х микрокоманд, генератор тактовых импульсов и элемент задержки, причем первая группа информационных входов буферного регистра соединена с группой выходов первого блока элементов И, группа выходов буферного регистра соединена с группой информационных входов второго блока элементов И, управляющий вход которого соединен с выходом генератора тактовых ш шульсов, группа выходов второго блока элементов И соединена с группой информационных входов первого регистра адреса, выходы которого соединены с входами дешифратора адреса, синхронизирующий вход которого соединен с входом сброса буферного регистра и с выходом элемента задержки, вход которого соединен с выходом генератора тактовых импульсов, группа выходов дешифратора адреса соединена с группой адресных входов запоминающего блока адресных микрокоманд, введены регистр команд, второй регистр адреса, группу дешифраторов адреса, регистр микрокоманд, причем первая группа входов блока элементов RFIH соединена с первой группой выходов запоминающего блока адресных микрокоманд, вторая группа выходов которо го соединена с группой информационных входов регистра логических условий, вторая группа входов первого блока элементов И является группой кодовых входов устройства, группа выходов регистра команд соединена с второй группой входов блока элемен тов ИЛИ, группа выходов которого сое динена с второй группой информационных входов буферного регистра, вход сброса регистра логических условий соединен с выходом элемента задержки третья группа выходов запоминающего блока адресных микрокоманд соединена с группой информационных входов второго регистра адреса, выход каждого поля которого соединен с входом со ответствующего дешифратора группы дешифраторов адреса, выходы которого соединены с адресными входами соответствующих запоминающих блоков опе рационных микрокоманд, выходы которых соединены с информационными вхо дами регистра микрокоманд, выходы которого являются выходами устройст ва, четвертый выход запоминающего блока адресных микрокоманд соединен с входом сброса первого регистра адреса, группа информационных входо устройства соединена с группой инфо мационных входов регистра команд. На чертеже приведена структурная схема устройства. . Микропрограммное устройство управ ления содержит регистр 1 команд, блок 2 элементов ИЛИ, регистр 3 логи ческих условий, блок 4 элементов И, буферный регистр 5, блок 6 элементов И, первый регистр 7 адреса, депшфратор адреса 8, запоминающий блок 9 адресных микрокоманд, генератор 10 тактовых импульсов, элемент задержки 11, второй регистр 12 адреса с полями 12.1-12.П, группу дешифраторов адреса 13.1-13.П группу запоминающих блоков операционных микро команд 14.1-14.п, регистр 15 микрокоманд, группу информационных входов 16 устройства, группу кодовых входов 17 устройства, первую 18, вто ,рую 19, третью 20 группы выходов блока 9, выход 21 блока 9, группу выходов 22 устройства. Рассмотрим работу микропрограммного устройства управления. В исходном состоянии элементы памяти устройства (регистры 1, 3, 5, первый и второй регистры 7, 12) находятся в нулевом состоянии. Код опера1щи через группу входов 16 поступает в регистр 1, из которого код .выполняемой микропрограммы через блок элементов ИЛИ 2 передается в регистр 5. По импульсу генератора 10 этот код переписывается в .регистр 7 через блок элементов И 6. Затем этим импульсом, задержанным элементом задержки 11 ка время устойчивой перезаписи информации из регистра 5 в регистр 7, возбуждается один из выходов дешифратора 8 и одновреме1пчо обнуляются регистры 5 и 3. В соответствии с дешифрированным адресом из запоминающего блока адресньгх микрокоманд 9 с группы выходов 18 через блок элементов МПИ 2 в регистр 5 запишется адрес следующей микрокоманды, если выполняется линейная последовательность микрокоманд, и косвенный адрес, если выполняется ьшкрокоманда ветвления. Кроме того, если выполняется микрокоманда ветвления, то с второй группы выходов 19 блока 9 в регистр 3 записывается код проверяемых логических условий. Сигнал с группы выходов 21 блока 9 устанавливает в исходное (нулевое) состояние регистр 7. С группы выходов 20 блока 9 в регистр 12 заносятся коды адресов слогов формируемой первой операционной микрокоманды. Эти позициояньк; коць с выходов полей 12.112,п па группе дешифраторов адреса 13.1- 13.П преобразуются в унитарные и происходит выборка соответствующих слогов из запоминающих блоков операционных микрокоманд 14.1-14.п и формирование операционной микрокоманды в регистре микрокоманд 15. С выхода регистра микрокоманд 15 операционная микрокоманда поступает на выход 22 устройства. Очередным тактовым импульсом с выхода генератора тактовых импульсов 10 будет переписана очередная микрокоманда с буферного регистра 5 через блок олементов И 6 в регистр 7 и работа микропрограммного устро1 1ства управления продолжится аналогично.

йСЛТ 1 ЫТ1О;ГИИ. с f, МИК р О1, ИЛП

,ветвлен(, то косчзснный д, очередной M i;cpoxoMaK;if.i, т лг1исачн,1й с группы выходов JB б.чогчя 9 (Срез блок элементов VJl;i i и г-руппу ггхол.ов регистра 5, будет тромо/тигТпщиронаи

ЛОГИЧеСКИМ - условиями , HOCrvna:f:; |b ni

на группу входоп б,г,окл з..ел-еп-я И Л с группы входов 17, 1 кодом проперяем,;х jioriijecKHX условий, хранимых в регистре 3. Таким образом, после мол.яфикац 1н адреса в регистре 5 будет сформирован код (адрес) очередной MtiKp о команды и работа устройства продолжается .

Применение изобретения позволяет расширить функцио}1альные ВОЗМОЖРГОСТИ VC тройства.

i

1 J«.«L,

f7 ---

Ж

Jv

f5

.

-у ИЛ:

V

V